2008年11月14日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、以下メンター･グラフィックス）は、NECエレクトロニクス株式会社（本社神奈 川県川崎市、以下NECエレクトロニクス）が、40ナノプロセス以降のLSI設計に向けた高精度な回路キャラクタライゼーション・フロー確立のために、 Calibre® nmLVS製品を採用したことを発表しました。Calibre nmLVS検証ツールはナノメータ・スケールのLSI設計用に強化、アップグレードされており、特定ユーザ向けの回路キャラクタライゼーションを可能にす るアドバンスド・デバイス・パラメータ・エクストラクション(以下、ADP extraction)、対話型デバッグ機能の強化、パフォーマンスの向上により非常に大規模なSoCデバイスに対する生産性を向上し、設計サイクルを短 縮する様々な新機能が搭載されています。

「メンター・グラフィックスのCalibre nmLVS製品に含まれるADP extraction機能を使うことによって、トランジスタ自身およびその周辺部レイアウトの特性への影響を考慮し業界をリードする弊社の半導体プロセス を反映した高精度な回路特性情報を得ることができました。この機能によりNECエレクトロニクスは従来の設計フローに何ら変更を加えることなく、より高い 精度でLSIを設計することができます。 弊社は、Calibre nmLVSを40ナノプロセス以降の製品設計環境に標準的に適用し、高集積・高性能なLSI開発を推進してまいります。」NECエレクトロニクスの基盤技 術開発本部コア開発部シニアエキスパート　二見　治司氏はこのように語っています。

NECエ レクトロニクスは、Calibre nmLVSソリューションを、プロセス微細化により顕著化する、ウエハ上に形成されたレイアウトの形状差に起因する電気特性の変動を予測しながら設計する LSI設計フローに採用しています。Calibre nmLVSツールは、隣接ゲート間距離に依存した特性変動やSTI(Shallow Trench Isolation: 浅溝型素子分離）工程に起因して発生する応力による特性変動を考慮しながら、高精度な回路情報を抽出することができます。NECエレクトロニクスの作成し たスクリプトによって、Calibre nmLVSは、レイアウトデータから図形的寸法データを読み取り、さらにスクリプト内に記述されている、NECエレクトロニクス独自のゲート間隔依存性特 性変動モデルと、NEDOの委託によりSeleteが主となって活動しているMIRAIプロジェクトの開発したSTIストレス起因の特性変動モデルを使っ て特性変動を計算します。最終的に、Calibre nmLVSはレイアウト形状差を考慮した高精度な回路情報を生成します。

「この設計フローに、引き続きMIRAIプロジェクトでの開発成果や、今後さらに顕在化するその他のレイアウト形状による特性変動要因も組み込み、より一層高い精度でのLSI開発を実現していく所存です。」二見　治司氏はこのように付け加えています。

「最 先端プロセスの開発に取り組むお客様のニーズに応えるには、IC実装フローのあらゆる段階でツールを進化させていかねばなりません。」メンター・グラ フィックスのDesign-to-Silicon Division、Vice President and General ManagerのJoseph Sawickiはこのように述べています。「メンター･グラフィックスのソリューションはすべて、共通のCalibre nm Platformに基づいており、タイムリーかつ一貫性を保ち機能およびパフォーマンス強化を実施しているため、お客様に柔軟性の高い、高度に統合された フローがご提供できるのです。」

Calibre nmLVSについて
Calibre nmLVSソリューションは、特にナノメータLSI設計をターゲットとした各種機能と改良を行っています。これには、マルチスレッド対応ならびに分散コン ピューティングのパフォーマンス改良が含まれ、45nm以降の最も大規模な設計においてもLVS比較処理を数分で完了することを可能にしています。 ADP extractionはビルトインのデバイス認識機能や標準BSIM3/4ならびにPSPパラメータによるデバイス・パラメータ抽出機能を備え、SVRF ならびにTclルールを使って定義されたユーザ定義パラメータにも対応しておりユーザの製造プロセスやレイアウト設計ルールに合わせてカスタマイズされた 抽出が可能です。さらにADP extractionは、線幅、間隔、輪郭の完全なリソグラフィ・モデリングを用いて製造後のデバイスをシミュレーションした結果に基づいたパラメータ抽 出も可能にします。Calibre nmLVS Advanced Debuggingは、使いやすい、設計指向のフレームワークを使って対話式に検証およびエラー修正を行うことが可能で、SPICEネットリストの完全な クロスプロービング、ブラウザとネットリストの比較、ショートおよびアイソレーションの特定、設計修正案の提示や、レイアウトのショートなどの形状／電気 的違反を視覚的に確認することが可能です。

NEDO、Selete、 MIRAIについて
NEDO
New Energy and Industrial Technology Development Organizationの略。
日本の産業技術とエネルギー・環境技術の研究開発及びその普及を推進する我が国最大規模の中核的な研究開発実施機関。

Selete
Semiconductor Leading Edge Technologiesの略。
NECエレクトロニクスを含む半導体関連企業11社が株主となっている民間コンソーシアム。

MIRAI
hp45nmを超える技術領域の課題を開発する革新技術開発のためにNEDO技術開発機構の委託事業として実施されている国家プロジェクト。民間コンソーシアムSeleteが主要な活動メンバーとなっている。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ICナノメータ設計について

• http://www.mentorg.co.jp/solution/ic-nanometer/

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com