2009年03月05日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、以下メンター・グラフィックス）は幅広いマイクロエレクトロニクス・アプリケー ションをサポートする半導体ソリューションを開発、提供する世界的メーカー、STマイクロエレクトロニクス（本社スイス ジュネーブ、以下ST）が同社の32nmプロセス・ノードをターゲットとした先端IC製品の物理実装および検証向けにメンター・グラフィックスの Design-to-Siliconプラットフォームを認証したことを発表しました。この32nm設計フローには、マルチコーナー・マルチモード配置配線 システムであるOlympus™-SoC、製造ばらつきに対応した包括的DFMソリューションを含むサインオフ標準のCalibre®プラットフォーム、 さらにはライブラリ・セルのキャラクタライゼーション用Eldo® SPICEシミュレータが含まれます。

「STは、特 に32nmにおける課題に焦点をあてた先端的機能を搭載し、当社のビジネスに直接的なインパクトを与えるメンター・グラフィックスのDesign-to- Siliconプラットフォームを採用しました。これらの課題には、新規設計の途方もない複雑さ、テープアウトまでの期間を短縮するためのタイミングと消 費電力をコンカレントに収束させる必要性、また、設計の製造ばらつきに対する対応力などが含まれます。当社の65/55nmや45nmのSoC導入におけ る経験上、Olympus-SoCは、高いキャパシティによって大規模な設計をフラット・モードで扱い、多数のモードやコーナーを同時に収束することを可 能にしてくれます。32nmでは、Olympus-SoCがCalibre検証環境と緊密に統合し、大規模設計に対する"DFMインテグリティ・ループ" の迅速な収束が可能になると考えています。」STのTechnology R&D Group、Vice President and Central CAD and Design Solutions General ManagerであるPhilippe Magarshack氏はこのように語っています。

「STとの長期に渡る共同作業の結果、32nmプロセスへのメンター・グラフィックスの実装および検証ツールの採用が決定されたことにたいへん満足してい ます。メンター･グラフィックスは、共同作業により迅速かつ確実な量産立ち上げが可能な、高性能、低消費電力32nm ICの迅速な設計、検証のための要件とソリューションを定義してきました。メンター･グラフィックスの実装および検証ソリューションに対する市場の反響の 大きさは、これらの製品がお客様の最も深刻なニーズに対応していることをよく示しています。」メンター・グラフィックスのDesign-to- Silicon Division、Vice President and General ManagerのJoseph Sawickiはこのように述べています。

メンター・グラフィックスの32nmプロセス向け設計フロー
実装プラットフォームOlympus-SoCは、32nmでの物理設計の主要な課題に対応するために基礎から開発されました。この製品はネイティブなコン カレント・マルチコーナー・マルチモード最適化、DFMを考慮した配線、あらゆる低消費電力設計手法の自動化、100Mゲートを超えるキャパシティ、完全 なマルチスレッド処理、ならびにマルチコア、マルチプロセッサ・コンピューティング・プラットフォームを使った効率的なスケールアップが可能な業界唯一の 並列タイミング・エンジンを提供しています。

Calibre nmDRCおよびCalibre LVSを含むCalibre nmプラットフォームは、先端ICの検証に対するゴールデン・スタンダードとなっています。メンター・グラフィックスの包括的なDFMソリューションは Calibreプラットフォームとタイトに統合されており、32nmでの最高性能な設計をサポートし、セル・ライブラリの製造ばらつき問題やフルチップ・ レイアウトに対するより優れたコントロールを提供します。Calibre DFMソリューションにはCalibre LFD™が含まれています。これはリソグラフィ・プロセスおよびエッチング特性の高精度なモデリングを提供し、IPならびにフルチップ・アプリケーション 向けリソグラフィ・ホットスポットおよびばらつき解析の標準サインオフ・フローとなっています。この製品はCalibre nmDRC、Calibre LVS（Layout vs. Schematic）ならびにCalibre xRC™と完全に統合されており、重要なデバイスおよびインターコネクト特性を、正確にモデル化された"製造後"の予測コンタージオメトリに基づいて抽出 することができます。結果の物理データは、STの32nmセル・ライブラリ・キャラクタライゼーション・フロー向けとして最初に利用可能となったツールで あるメンター・グラフィックスの高性能SPICEシミュレータEldoに入力することにより、物理ブロックが実際にどのように動作するかについての高精度 なタイミング・シミュレーションを行うことができます。

Calibre DFMソリューションには、CAA解析および修正の自動化のためのCalibre YieldAnalyzerやCalibre YieldEnhancerが含まれます。このCalibre YieldEnhancerには、インテリジェントなフィル機能であるSmartFillが含まれています。SmartFillは、メタルの密度および密 度勾配に基づいてメタル・フィルを実行します。Calibre CMPAnalyzerは、包括的なファウンドリ別の厚さモデルに基づくCMPプラナリティ解析とフィル改善を可能にします。これらの製品の組み合わせに より、物理設計フローをよりプロセスを考慮した堅牢なものにし、開発サイクル後期での予期せぬ問題の発生を削減することにより32nmでの製造ばらつき問 題に包括的に対応します。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ICナノメータ設計について

• http://www.mentorg.co.jp/products/ic_nanometer_design/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com