メンター・グラフィックス、TSMCのリファレンス・フロー10.0において包括的な低消費電力ソリューションを提供
2009年09月30日
メンター・グラフィックス・コーポレーション(本社:米国オレゴン州、以下メンター・グラフィックス)は、同社の低消費電力RTL-to- GDSIIツールフローがTaiwan Semiconductor Manufacturing Company, Ltd. (本社: 台湾 新竹、以下TSMC)のリファレンス・フロー10.0に採用されたことを発表しました。TSMCとメンター・グラフィックスは、 UPF(Unified Power Format)をサポートする実証済みの強力なツールセットを提供するために1年近くに渡り共同で検証を行ってきました。「メ ンター・グラフィックスは、リファレンス・フローを拡張し、機能検証と実装のためのテクノロジの両方に対応しただけではなく、低消費電力のような新しい課 題にも取り組んでいます。」TSMC、Senior Director of Design Infrastructure Marketing、S.T. Juang氏はこのように述べています。
メンター・グラフィックスの低消費電力トラックには、0-In® Clock-Domain Crossing(CDC)、Questa®、FormalPro™、Olympus-SoC™ならびにTestKompress®が含まれます。
- 0-In CDC検証ソリューションは、クロック・ドメイン・クロッシングに対して3段階の検証アプローチ、すなわち構造解析による適切な同期化処理のチェック、プロトコル検証、メタスタビリティ効果の正確なシミュレーションを提供します。
- Questa機能検証プラットフォームは、 UPF仕様に基づく消費電力管理ロジックの自動挿入などにより、消費電力アーキテクチャをRTL段階から早期に検証、評価することを可能にします。 Questaは、電源投入、遮断時のアイソレーションおよびリテンション・プロトコル、非動作バイアス・モード、動的電圧スケーリングに対するシリコン精 度のシミュレーションを行い、消費電力管理の機能的正確性を確認するための静的、動的チェックにより不具合をピンポイントで特定し、デバッグ作業を効率化 します。
- FormalProフォーマル検証等価性チェッカは、配線前、配線後のネットリストを元のRTL + UPF仕様に対して検証することにより、リテンション・レジスタ、アイソレーション・バッファ、レベル・シフタなどが等価であるかどうかを確認し、さらに論理的等価性も検証します。
- Olympus-SoC配置配線システムは、 タイミング、消費電力、シグナル・インテグリティおよびダイサイズの真のマルチコーナー・マルチモード(MCMM)最適化を提供し、MCMMクロックツ リー合成と最適化も行います。Olympus-SoCはUPFをサポートした階層低消費電力自動化を提供し、トップダウン、ボトムアップどちらのフローに も対応しています。また、Dynamic Voltage and Frequency Scaling(DVFS)をサポートした完全に自動化された多電圧設計フローを提供し、サプライ電圧やクロック周波数の変化に対応するとともに、レベ ル・シフタやアイソレーションセル、MTCMOSスイッチといった特殊なセルに対応した機能も備えています。
- TestKompress ATPGツールは、スキャンシフト中の不必要な状態遷移を抑えるためのローパワー・デコンプレッサや、キャプチャ中の消費電力を考慮したクロック・ゲートの制御により、スキャン・テストのあらゆるフェーズで消費電力を削減します。
「メ ンター・グラフィックスとTSMCの共通のお客様は、設計の限界を追求しつづけており、高度な低消費電力テクニックを必要とする複雑なSoCを開発してい ます。当社とTSMCのコラボレーションを通じ、設計の初期段階からテープアウトまで低消費電力の課題に取り組む包括的な低消費電力設計フローへのアクセ スをお客様に提供することができます。」メンター・グラフィックス、Functional Verification Division、General Manager、John Lenyoはこのように語っています。
メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。
Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。
ICナノメータ設計について
機能検証について
DFTについて
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックスとTSMC、CalibreのSmartFill機能を使用する高度なフィル要件を拡充 (2011年09月15日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)