メンター・グラフィックス、STマイクロエレクトロニクスと 最先端チップ開発設計ソリューションに向けた提携を拡大
2010年04月08日
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)と世界的な半導体メーカーであるSTマイクロエレクトロニクス(本社: スイス ジュネーブ、以下ST)は、32nmから20nmテクノロジ・ノードまでの先端設計ソリューションを開発するため幅広い協業を行うことを発表しました。
DeCADEと名付けられたこの3年計画の共同開発プロジェクトでは、システムレベル・アプローチ、設計メソドロジ、配置配線戦略、先端製造工程のための光補正、モデリング、キャラクタライゼーションおよび寄生抽出を含む、デジタルおよびアナログ設計向けSoC(System On Chip)開発のための先端設計ソリューションの構築を目指します。STはこれらの新しいSoC設計ツールの開発に大きく関与し、顧客ニーズに的を絞った半導体チップおよびプラットフォームをいち早く提供していく計画です。
DeCADEはコアCMOSテクノロジのみならず、コアCMOSプロセスから開発される付加価値および特定アプリケーション向け派生技術に対する設計ソリューションも提供していきます。これらのプロジェクトはチップの機能と性能、さらにシステム・ソリューション・コストにも根本的な違いをもたらします。DeCADEプロジェクトで検討されている付加価値派生技術には、RF(Radio Frequency)およびワイヤレス技術、3Dパッケージングおよびチップ・スタッキング技術も含まれています。このような技術の先駆者として広く認知されているSTの参画は、これらの設計ソリューションの基盤を強固なものとし、各種次世代ツールが製品とテクノロジ・リーダーシップの維持に確実に貢献することができます。
「この共同開発は、クロル工場における強力なシリコン・プロセス、デバイス・モデリングおよび設計ノウハウをフルに活用し、32nm以下の最先端SoCを開発するためのツールをSTに提供します。STとメンター・グラフィックスによるこの取り組みは、低消費電力SoCおよび特定アプリケーション向けの付加価値技術を開発するパートナーが集結したクロル地域の共同研究開発クラスタを一層強化するもので、Nano2012プログラム(注1)の枠組みにおけるプロジェクトの優れた一例です。」ST、General Manager of Central CAD & Design Solutions、Philippe Magarshackはこのように語っています。
「半導体ベース・ソリューションの大手プロバイダであるSTは、次の10年間に市場が必要とする設計メソドロジを検討、開発する上で素晴らしいパートナーです。このコラボレーションが、メンター・グラフィックスと長年のユーザであるSTとの関係をさらに拡大するものとなることを願っています。」メンター・グラフィックス、President、Gregory K. Hinckleyはこのように語っています。
注記(1)
「Nano2012」は、STが主導する戦略的研究開発プログラムで、研究機関と産業界のパートナーが結集し、フランス政府/地方自治体によってサポートされています。このプログラムの目的は、シリコン・チップの製造に使用されるプロセスノードが数十ナノメートル(10億分の1メートル)程度になる中、ナノエレクトロニクス・レベルの次世代半導体技術プラットフォームの開発において、世界で最も先進的な研究開発クラスタの1つを構築することです。
メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。
Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。
ICナノメータ設計について
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックスとTSMC、CalibreのSmartFill機能を使用する高度なフィル要件を拡充 (2011年09月15日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)