メンター・グラフィックスのCalibre InRoute、 物理設計クロージャに真の製造サインオフを提供
2010年05月06日
主な機能:
- Olympus-SoC環境からCalibreをネイティブに起動
- インプリメンテーション設計中にDRC/DFM違反を自動検出、修復
- 設計後期の予期せぬエラーや、不必要なサインオフ繰り返しを解消
- 設計品質を改善するとともにサインオフまでの期間を短縮
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、新製品Calibre® InRoute設計検証プラットフォームを発表しました。この製品により、設計者はCalibreツールをOlympus-SoC™配置配線システム内か らネイティブに起動し、物理設計中に真の製造クロージャを達成できるようになります。Calibre InRouteは、DRC違反を自動的に検出修正し、面積、タイミング、消費電力およびシグナル・インテグリティを最適化しつつ、DFM(Design for Manufacturing)のための改良を可能にします。Olympus-SoCおよびCalibre両プラットフォームの力を統合することで、設計品 質を改善し、設計後期の予期せぬエラーを解消し、クロージャまでの期間を大幅に短縮できます。
「当社は、55nmプロセス技術に基づくシステム・オン・チップの製造にCalibre InRouteを採用しています。Calibre InRouteは、いくつかの複雑なIPの"抽象的"ビューがレイアウトと完全に一致していないことによるDRC違反や、細部の配線における複数のDRC 違反を正しく修正しました。製造の可能性に関する問題を設計フローの早期に発見できることに加えて、Calibre InRouteを使うことにより、Olympus-SoCのコックピットを離れることなく、自動的に違反を検出し修復することができます。これにより、開 発期間の短縮が可能になると共に、修正による新たな違反が発生しないことを確実にします。当社は、これらのCalibre InRoute独自の機能を今後の55nm、40nm、32nm製品の設計に活用したいと思います。」STマイクロエレクトロニクス、 Technology R&D Group、Vice President and Central CAD and Design Solutions General Manager、Philippe Magarshack氏はこのように述べています。
「Calibre InRouteとOlympus-SoCの統合を実現するCalibre InRouteは画期的な製品です。これによりお客様は、よりタイトなマージンでの設計が可能となり、高性能と低消費電力を実現しつつ、設計に起因する製 造上の問題を解消するなど、すべてをTime-to-Market を逸することなく達成することができるのです。Calibre InRouteは現在タイトなテープアウト・スケジュールに苦労している設計チームの作業を大きく変える可能性を持っています。」メンター・グラフィック ス、Design-to-Silicon Division、Vice President and General Manager、Joseph Sawickiはこのように述べています。
製造クロージャの問題
設計者が先端ICで直面する製造クロージャの問題はますます増大しています。SVRF言語ベースの設計ルールと、不正確あるいは最新でない配置配線モデル 間のミスマッチや、リソグラフィに起因するタイミングや消費電力の悪化、フィルや厚さのばらつき、繰り返し工程による長い処理時間、膨大なASCIIファ イルの転送、そして時間のかかる手作業での修復などがその例です。これらの問題は設計サイクル後期での予期せぬエラーの発生や、Time-to- Marketの遅れにつながります。単純にエラーのアノテーションを出力し、それに基づいて手作業で修正するような既存のソリューションは問題の解決につ ながりません。これらは時間を要し、レイアウト・エンジニアに深い製造の知識が求められ、手作業による修正は新しい違反を作り出してしまうために収束する まで時間がかかります。
Calibre InRouteソリューション
Calibre InRoute Open Routerアーキテクチャにより、Olympus-SoCシステムは、ルーターの内部ループにおいてCalibre SVRF言語ベースのDRCおよびDFMをネイティブに起動します。Calibre InRouteプラットフォームは対話型の、インクリメンタルな解析、オンデマンドGDSIIモデル抽象化、特定のDRCおよびDFM違反をターゲットと した自動修復テクニックを提供します。また、InRouteプラットフォームは、歩留まり向上のための修正処理において、MCMMベースの解析および最適 化を実施し、タイミングと消費電力への影響を自動的に最小化します。
さらに、InRouteアーキテクチャは極めてスケーラブルです。現在のCalibreプラットフォームに含まれるDRC、LVS、 LFD、CMPによる厚さ変動、CAAおよびその他のDFMを含む幅広い機能に加えて、InRoute は新しい Calibre ルールおよび機能が追加された場合に、Olympus-SoC 設計環境内で即座に使用できるようになります。これにより、DRCやDFMルールの数が増え、複雑化するなかでInRouteプラットフォームはますます 効果的なものとなります。詳細はウェブサイト(英語)www.mentor.com/calibre-inrouteを 参照ください。
メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpを ご覧ください。
Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。
ICナノメータ設計について
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックスとTSMC、CalibreのSmartFill機能を使用する高度なフィル要件を拡充 (2011年09月15日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)