2010年06月08日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、Taiwan Semiconductor Manufacturing Company Ltd.（本社: 台湾　新竹、以下TSMC）の新しいデザインキットで使用されている相互運用の可能なルール仕様であるiLVSに対する包括的なサポートを、Calibre® nmLVSが提供することを発表しました。これにより、ユーザは複雑なICデザインルールをTSMCの仕様準拠を保ったまま必要に応じて定義、カスタマイズすることが可能となり、EDAベンダが提供する性能最適化をシームレスに適用することが可能になります。

メンター・グラフィックスとTSMCが共同開発したiLVSは、ルール定義構文を実際のルールの実装から分離しています。これによりメンター・グラフィックスは実装を最適化でき、ユーザは一般的なルール仕様を自分でチューニングする必要がなくなります。さらに、iLVSをCalibre nmLVS Advanced Device Properties（ADP）機能と組み合わせて使うことにより、Calibreユーザはデバイスを組み立てるためのモジュールを作成でき、デバイスモデルの再利用が可能になると共に、独自のパラメータを使ったモデルのカスタマイズを簡単に行えます。従来は、このようなカスタマイズを行うには複雑なSVRFスクリプトに手を加える必要がありました。

iLVSの構文は、TSMCとメンター・グラフィックスが共同開発した物理検証であるiDRCとLVS（Layout vs. Schematic）ルールを記述するためのiLVSの記述定義の内の1つです。メンター・グラフィックスはTSMCのiRCX構文もサポートしているので、両社のユーザは、メンター・グラフィックスが提供する相互運用可能な総合的検証ソリューションを利用できます。これらの定義の使用により、TSMCやその顧客は、メンター・グラフィックスのCalibre製品群、またはこの仕様をサポートする他の検証製品で使用可能な検証チェックを作成できます。またこれにより、メンター・グラフィックスはインプリメンテーションを独立させて最適化することが可能となり、TSMCが実際のプロセスルールを更新した場合にも、エンドユーザに対して安定した性能を提供します。

「iDRC、iLVS、iRCX言語は、TSMCの各プロセスに対する複雑な検証ルールを定義、カスタマイズし、このフォーマットをサポートするどのベンダの検証ツールでも使用可能にすることで、TSMCと当社のお客様の双方に利益をもたらします。これにより、様々なツール・フローに合わせた調整やテストに煩わされることなく、デザインルールを新しい要件や特殊な状況に簡単に適応させることができるからです。これらの仕様のアーキテクチャと構文については、メンター・グラフィックスとの共同作業により定義し、当社のメイン物理検証プラットフォームとしてCalibreを用いて検証を完了しました。」TSMC、Director of EDA Alliances Marketing 、Tom Quan氏はこのように語っています。

「iDRCとiLVSの定義およびiRCXのサポートにおけるメンター・グラフィックスとTSMCとのコラボレーションにより、両社のお客様は自社のIPをTSMCデックでインプリメントすると同時に、高い性能とTSMC仕様への準拠を確保できます。このコラボレーションにより、TSMCはすべての認定EDAベンダに彼らの設計ガイドラインを一貫した形で提供でき、メンター・グラフィックスは独自の技術を使って最も高速かつ効率的なコードにより業界をリードする検証プラットフォームの提供を続けることができます。」メンター・グラフィックス、Director of Calibre Design Solutions Marketing、Michael Buehler-Garciaはこのように語っています。

iDRC、iLVSおよびiRCX仕様は、オープンソースのTCL言語に対して検証のための特殊な機能を拡張したものです。 これはTSMCで製造された65nmおよび40nm設計に対してCalibreプラットフォーム上で実証済みであり、28nm設計向けのTSMCリファレンス・フローの一部として提供される予定です。Calibreでの実装はiDRC、iLVSおよびiRCX デッキを高度にチューニングされたネイティブSVRFコールに変換し、最適なランタイム性能が達成されています。また、Calibre Results Viewing Environment (RVE)の一部であるレイアウト・デバッガとブレークポイントや変数モニタが統合された対話式のTCLデバッガ、および特別なインラインSVRFビューアが含まれています。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpを ご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ICナノメータ設計について

• http://www.mentorg.co.jp/products/ic_nanometer_design/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com