2010年06月18日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、Taiwan Semiconductor Manufacturing Company Ltd.（本社: 台湾　新竹、以下TSMC）がCalibre® Automatic Waiversソリューションの技術評価を終え、大規模SoCの検証を加速するために適用を開始したことを発表しました。この新機能により、TSMC、同社のIPエコシステムおよび顧客は、DRC（Design Rule Checking）ウェーバーをIPデータセットに添付し、擬似エラーが検証実行時に表示されないようにできます。これによりDRCデバッグの作業量が減ると共に、設計者とTSMC間にこれまであった擬似エラーに関する不必要なやりとりもなくすことができるため、テープアウトまでの期間を短縮できます。Calibre Automatic Waiversフローを導入したユーザでは、大規模SoC設計において擬似エラーのDRC違反をレビューする時間が桁違いに短縮されています。TSMCは、Calibre Automatic WaiversをTSMCの開発したIPに使用する計画です。

「Calibre Automatic Waiversソリューションにより、ユーザは、IP内のDRCエラーを識別し、ファウンドリが定義した適切な基準に従うことでエラー結果の出力を抑制できます。これによりTSMCのお客様は、誤って本当のエラーを見逃してしまうリスクを負わずに、デバッグ期間を大幅に短縮することが可能になります。従来のアプローチとは異なり、このCalibreソリューションは、ユーザに大きな負担を掛けることなく、セル階層を通じて正確に擬似エラーを扱うことが可能です。」TSMC、Design Infrastructure Marketing、Senior Director、ST Juang氏は、上記のように語っています。

例えばMediaTek Inc.では、ファウンドリが以前レビューを行いデザインルールから生成されるIP内の数百、数千のDRC擬似エラーが、チップレベルで発見されることも珍しくありませんでした。同社によれば、従来は、IPを設計に組み込む際に擬似エラー情報を効率よく転送する手段が存在しなかったために、これらの擬似エラーを確認する不必要な作業に大幅に時間を取られていたということです。現在MediaTekでは、Calibre Automatic Waiversソリューションを用い、擬似エラーが承認され次第効率的に取り込むことにより、擬似エラー対象となった違反をDRC結果から自動的かつ正確に削除し、デバッグの期間を大幅に短縮しています。

「擬似エラー情報をファウンドリと設計チーム間でやり取りすることは、大きな時間のロスを招くことがあり、その過程で誤って情報を喪失してしまう場合も想定できます。擬似エラー情報をIPデータセットに直接取り込むことにより、IPを使用する時にいつでも利用できます。設計者が通常、偽のDRC違反を確認するのに費やされるデバッグ時間を節約できるだけでなく、ファウンドリ・チームも、あるDRCに対して正確にどの結果が放棄されているのかを即座に確認できます。これによりコミュニケーションと問題解決が大幅に促進されます。」Microchip Technology Inc.、CAD Director、Mark Judiscak氏は、上記のように語っています。

「メンター・グラフィックスのお客様からは以前から、この問題に対する解決策を求められていました。この問題は、SoC設計者がより多くの機能を取り込み、市場投入までの期間をスピードアップするためにますます多くのIPを使用するにつれ、深刻化しています。この生産性向上機能は、業界で最も幅広く普及した物理検証プラットフォームとしてのCalibreの地位を維持するために、メンター・グラフィックスが継続して付加価値を創出している様々な方策の1つです。」メンター・グラフィックス、Design to Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように語っています。

IC設計における擬似エラーについて
通常、ファウンドリは特定のプロセス・ノードで製造するIC設計で顧客が使用できるIPを認証します。IPの認証過程で、標準的デザインルールに対するあらゆる違反がレビューされ、その結果ストラクチャが製造可能であると判断された場合には、特定のプロセスの特定のストラクチャに対するチェックの一部は「放棄」されます。難しいのは、のちにIPがIC設計の色々な箇所、複数の設計階層に挿入された際にこれらの擬似エラーをどのように追跡するかということです。多くの場合、放棄されたDRCに対する違反が発生し、各違反が擬似エラーであるのか、本当のエラーであるのかを照合チェックするのに多くの時間が浪費されます。

Calibre Automatic Waiversソリューションの使用により、ファウンドリにより承認された擬似エラーは、チップ設計者が使用する前にIPファイルの一部として含められます。Automatic Waivers機能は、単一のGDSIIまたはOasisレイヤに擬似エラーの記述を記録し、DRC実行時に各擬似エラーを適切なチェックと関連付けます。擬似エラーと関連付けられたエラー結果は、ファウンドリにより定義された適切な基準を満たしていれば、出力が抑制されます。この新機能により、階層のどこにフィーチャーが存在するかに関係なく、既にすべての擬似エラー結果が正しく抑制されます。設計者はCalibreツール群を実行する際、簡単なコマンドライン・オプションを使用するだけで、擬似エラーを自動的に識別し、削除することが可能です。また、Calibreツール群は擬似エラーの明確なレポートも作成し、適切に管理を行うことが可能です。Calibre Automatic Waiversソリューション独自のメリットは、設計者が手間を掛けることなく、セル階層全体にシームレスに適用できる点です。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpを ご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ICナノメータ設計について

• http://www.mentorg.co.jp/products/ic_nanometer_design/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com