富士通セミコンダクター、最先端IC物理検証および
DFMに向けてCalibreの利用を拡大
2012年01月24日
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、富士通セミコンダクター株式会社(本社: 横浜市港北区、以下、富士通セミコンダクター)が、Calibre®プラットフォームの利用を拡大し、最先端のアナログ/デジタル製品を含むすべてのプロジェクト設計フローにCalibreの最新の物理検証機能とDFM(Design for Manufacturing)機能を採用することを発表しました。Calibreが最先端プロセスでの設計の複雑さに対応し業界最先端の精度とパフォーマンスを提供することに加え、生産性向上のための機能が追加されたことが採用の決め手となりました。
今回富士通セミコンダクターに採用されたCalibreプラットフォームには、リソグラフィ・ホットスポットやその他のデザインルール・チェック(DRC)違反を迅速に識別するためのCalibre Pattern Matching、DRC中の自動疑似エラー除外機能を提供するCalibre Automatic Waivers、信頼性検証のための電気的チェックを行うCalibre PERC、DFMのための高度なタイミング・アウェア・フィルを実現するCalibre SmartFill機能などが含まれています。
「最先端プロセスで製品を開発する上では、設計難度が急激に高まっていることを考慮しなければなりません。それに加えて、設計効率を向上させ、Time-to-Marketの短縮に役立つツールが必要です。Calibreプラットフォームであれば、複雑なDRCの簡素化、疑似エラーの自動追跡、手動で実行していた電気的チェックの自動化によって、これらのニーズを満たしてくれます。また富士通セミコンダクターは、メンター・グラフィックスのDFMの影響を考慮した高速フィル・ソリューションが、今後の先端プロセスを考えた場合に必要になると考えています。」富士通セミコンダクター、開発・製造本部 共通テクノロジ開発統括部 第一設計技術部長 池田 裕氏は、上記のように述べています。
メンター・グラフィックスのCalibre Pattern Matchingは、レイアウトの多次元検証ルールを正確かつ容易に作成可能な自動パターン・キャプチャ機能により、ルール記述量削減および検証時間の短縮を実現すると同時に、プロセスおよび試験工程で検出された問題パターンの設計へのフィードバックなどに必要な期間も短縮します。
Calibre Automatic Waiversでは、疑似エラーの推奨設計ルールに関する情報を直接設計データベースに登録し疑似DRC違反を自動的に排除でき、ルールのインプリメンテーション工数とチップ搭載時の疑似エラー確認工数の削減を実現します。
またCalibre PERCは、従来は目視確認が必要であった静電放電(ESD)、ラッチアップ、アナログなどの設計制約を確実かつ高速に検証可能な環境を実現し、設計の信頼性を高めます。
さらにCalibreのSmartFill機能は、複数レイヤにまたがる多目的なフィル形状を最適化することで、製造上やフィル後のタイミング問題が生じにくい、より堅牢なレイアウトを実現します。今後、富士通セミコンダクターとメンター・グラフィックスは、先端プロセスに向けて、SmartFill機能を含めたDFMソリューションへの取り組みにおいても連携していきます。
「メンター・グラフィックスは、急速に複雑化が進む設計への対応とTime-to-Marketの短縮という二重の重圧にお客様が対応できるようなソリューションを今後も引き続き提供していきます。先端プロセス・ノードにおける物理検証とDFMを取り巻く課題を解決するため、富士通セミコンダクターにCalibreが利用拡大されていることを非常に光栄に思っています。」メンター・グラフィックス、Design to Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように述べています。
メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフトウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。
Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。
ICナノメータ設計について
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン 有理
E-mail: yuri_ellison@mentor.com
ニュース/プレスリリース
- メンター・グラフィックスのコンサルティング・チームが開発したCalibreフローでGLOBALFOUNDRIESのシリコン歩留まりを改善 (2012年03月09日)
- メンター・グラフィックスのCalibreプラットフォームをベースとしたサムスン電子のDFMリファレンス・ソリューションが20nmノードに対応 (2012年03月02日)
- 富士通セミコンダクター、最先端IC物理検証およびDFMに向けてCalibreの利用を拡大 (2012年01月24日)
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)