Olympus-SoCによるデジタルIC設計

画期的なテクノロジにより、先進のプロセス・ノードでも短期間で高品質の設計収束を実現

メンター・グラフィックスのICインプリメンテーション・ソリューションであるOlympus-SoCは、画期的なテクノロジによって先進のプロセス・ノードでも短期間で高品質の設計収束を実現します。

Olympusツールは数十もの異なるプロセス・コーナーや設計モードを同時に処理する機能を備えており、不要なガードバンドを追加することなくチップを最適化します。

Olympus-SoC netlist-to-GDSIIシステムは、配置、クロックツリー合成、最適化など、ばらつきと電力消費を考慮したフィージビリティ機能を高速に実行します。また、リソグラフィを考慮した配線機能が採用されており、設計サイクルの早期段階でOPC(光近接効果補正)、RET(超解像技術)、クリティカル・エリア解析(CAA)に対処することで、複雑なプロセス・ルールでも短期間でタイミング・クロージャを実現します。

Olympusツールの利点

  • 高度なマルチコーナー・マルチモード(MCMM)最適化により、ICの性能が向上
  • MCMMクロックツリー合成により、クロックツリーの消費電力を削減
  • DFMを考慮した配線により、タイミング不良につながるリソグラフィの問題を実装時に解決し、歩留まりが向上
  • 設計のイタレーション回数の削減、スケーラブルなマルチ・スレッディング、サインオフ品質のクロージャにより、製品の市場投入期間が短縮
  • 業界で最も大容量のデータ構造サポートにより、1億を超えるゲート規模の設計も容易にロードして処理が可能
  • 高い歩留まりと製品の市場投入期間短縮によるコスト削減
thumbnail

配置配線事業担当Sudhakar Jillaへのインタビュー

技術概要

配置配線事業担当Sudhakar Jillaへのインタビュー ビデオを表示

デジタルIC設計製品

  • Olympus-SoC 65nm/45nm世代におけるばらつきの問題を考慮した完全なICインプリメンテーション・ソリューション

製造ばらつきソリューション

現在のチップ製造では、最先端の製造プロセスを使用して、高い機能性、複数の動作モード、低消費電力、極めて高い信頼性といった条件を満たしていく必要があります。しかし最先端のICはごくわずかな製造ばらつきでも影響を受けやすくなっており、性能と歩留まりを低下させる要因となっています。 詳細

ローパワー・ソリューション

メンター・グラフィックスは、電力消費に関わる課題の解決を支援するソリューションを提供しています。この課題には、既存するシステムの機能、性能、製造性と消費電力とのバランスなどが例として挙げられます。メンター・グラフィックスのローパワー技術はバックボーンにUPF(Unified Power Format)を採用しており、電力に基づいたアーキテクチャの定義、電力を考慮した戦略の立案、ローパワー設計の検証などをTLMからGDSIIまでのフロー全体で遂行できます。 詳細