Olympus-SoCによるデジタルIC設計
画期的なテクノロジにより、先進のプロセス・ノードでも短期間で高品質の設計収束を実現
メンター・グラフィックスのICインプリメンテーション・ソリューションであるOlympus-SoCは、画期的なテクノロジによって先進のプロセス・ノードでも短期間で高品質の設計収束を実現します。
Olympusツールは数十もの異なるプロセス・コーナーや設計モードを同時に処理する機能を備えており、不要なガードバンドを追加することなくチップを最適化します。
Olympus-SoC netlist-to-GDSIIシステムは、配置、クロックツリー合成、最適化など、ばらつきと電力消費を考慮したフィージビリティ機能を高速に実行します。また、リソグラフィを考慮した配線機能が採用されており、設計サイクルの早期段階でOPC(光近接効果補正)、RET(超解像技術)、クリティカル・エリア解析(CAA)に対処することで、複雑なプロセス・ルールでも短期間でタイミング・クロージャを実現します。
Olympusツールの利点
- 高度なマルチコーナー・マルチモード(MCMM)最適化により、ICの性能が向上
- MCMMクロックツリー合成により、クロックツリーの消費電力を削減
- DFMを考慮した配線により、タイミング不良につながるリソグラフィの問題を実装時に解決し、歩留まりが向上
- 設計のイタレーション回数の削減、スケーラブルなマルチ・スレッディング、サインオフ品質のクロージャにより、製品の市場投入期間が短縮
- 業界で最も大容量のデータ構造サポートにより、1億を超えるゲート規模の設計も容易にロードして処理が可能
- 高い歩留まりと製品の市場投入期間短縮によるコスト削減
デジタルIC設計製品
- Olympus-SoC 65nm/45nm世代におけるばらつきの問題を考慮した完全なICインプリメンテーション・ソリューション
ツールボックス
- 技術文献 : 先端ノードIC設計のための配線技術
- 技術文献 : Olympus-SoCを使った低消費電力物理設計
- 技術文献 : チップ・アセンブリの課題に取り組む: 物理設計後期のボトルネックを解消
お問い合わせ
- 製品情報リクエスト