デジタルIC設計
画期的なテクノロジにより、先進のプロセス・ノードでも短期間で高品質の設計収束を実現
メンター・グラフィックスのICインプリメンテーション・ソリューションであるOlympus-SoCおよびCalibre InRouteは、先進のプロセス・ノードで直面する電力、性能、キャパシティ、Time-to-Market、ばらつきに関する問題を革新的なテクノロジによって解決します。
Olympus-SoC netlist-to-GDSIIシステムは、配置、最先端のクロックツリー合成、最適化を含め、ばらつきと電力消費を考慮したフィージビリティ機能をあらゆるモード／コーナー・シナリオに対して同時に実行します。
利点
- 高度なマルチコーナー・マルチモード（MCMM）最適化により、ICの性能が向上
- MCMMクロックツリー合成により、クロックツリーの消費電力を削減
- DFMを考慮した配線により、タイミング不良につながるリソグラフィの問題を実装時に解決し、歩留まりが向上
- Calibre物理サインオフ解析の実行とDRCおよびDFM問題の自動修正により、より信頼性の高い製造クロージャを短期間で実現
- 設計のイタレーション回数の削減、スケーラブルなマルチ・スレッディング、サインオフ品質のクロージャにより、製品の市場投入期間が短縮
- 業界で最も大容量のデータ構造サポートにより、4億を超えるゲート規模の設計も容易にロードして処理が可能
- 高い歩留まりとTime-to-Market短縮によるコスト削減
デジタルIC設計製品
- Olympus-SoC 65nm/45nm世代におけるばらつきの問題を考慮した完全なICインプリメンテーション・ソリューション
- Calibre InRoute 設計者は、Olympus-SoC配置配線システムでの物理設計段階で、サインオフ品質の製造クロージャを実現可能
2008年6月に開催された2008 Design Automation Conferenceにおいて、Design to Silicon Division、Vice President and General Manager、Joseph SawickiがICインプリメンテーションに関するメンター・グラフィックスの戦略について説明しました。ビデオを表示