Olympus-SoC

先端ノードIC設計のための配置配線

Olympus-SoC物理実装プラットフォームは、先端ノードIC設計の製造性と省電力の課題に対応します。Olympus-SoCは、最高品質のレイアウト、ターンアラウンドタイム(TAT)の短縮、設計クロージャの早期化を実現します。

Olympus-SoCのマクロ配置

Olympus-SoCのマクロ配置
製品デモ[英語]

 

   

Olympus-SoCソリューション

Olympus-SoCは、ナノメータノードで発生するリソグラフィの歪みに対応することによって、製造クロージャを実現します。リソグラフィの歪みは、性能を劣化させ、シグナルインテグリティに影響を与えます。また、ブリッジ欠陥、ピンチング、ビア欠陥といった製造不良につながり、歩留まりと信頼性の低下を招きます。

かつてはマスク作成中にリソグラフィの歪みを補正できていましたが、近年では、レイアウト後の修正だけでは十分ではなくなりました。このためすべてのファウンドリは設計者に対し、DFMチェックを実行するよう求めています。

Olympus-SoCリソグラフィドリブンルータは、クリティカルエリア解析、CMP(化学機械研磨)、OPC(光近接効果補正)統合モデルを使用して、配置配線時に複雑なリソグラフィ効果に対応します。DFMを考慮したOlympus-SoCルータは、マルチコーナーマルチモード(MCMM)最適化および高品質配線機能により、本質的にリソグラフィフレンドリなレイアウトを作成し、製造上の全プロセスウィンドウを満たした設計を実現します。

Olympus-SoCは、対話型設計製造クロージャツール、Calibre InRouteを通じてすべてのCalibreサインオフエンジンへ直接アクセスできるため、新しい問題の発生や設計性能の低下を招くことなくあらゆる製造問題に対処できます。

Olympus-SoCとCalibre InRouteを統合すると、以下の機能が提供されます。

  • インテリジェントなDRC/DFM問題自動防止機能
  • 真のサインオフ解析
  • 物理設計中のDRC/DFM違反自動修正

Olympus-SoCは、ローパワー設計におけるあらゆるニーズに応えます。しかも、イタレーション作業を大幅に増やさずにソリューション全体の最適化が行えるため、完全に最適化された省電力設計を短期間で完成させることができます。

真のマルチコーナーマルチモード(MCMM)機能を備えたOlympus-SoCは、電力とタイミングの両方をシームレスかつ同時に最適化し、フローのあらゆる段階ですべての動作モードとプロセスコーナーをカバーします。Olympus-SoCはネットリストからGDSIIまでのフロー全体でUPF(Unified Power Format)を完全サポートしており、設計の意図を電力ステート定義テーブルで記述することもできます。また、さまざまな電源電圧とクロック周波数に対応するDVFS(ダイナミックな電圧/周波数スケーリング)をサポートしています。

ダイナミック消費電力を削減するため、Olympus-SoCには、スマートなクロックゲート配置、スルーシェーピング、レジスタクランピング、マルチコーナーマルチモード(MCMM)同時最適化など、消費電力を考慮した自動クロックツリー合成(CTS)機能が用意されており、クロックバッファの数を最小限に抑えてバランスのとれたクロックツリーを合成できます。

多電源に対する自動パワーグリッド配線、レベルシフタ、アイソレーションセル、MTCMOSスイッチなど特殊なセルの自動配置配線などを利用して、多電源設計フローを完全に自動化できます。加えてOlympus-SoCは、以下の機能も提供します。

  • マルチVtの同時最適化
  • パワーゲーティング
  • リテンションフロップ合成
  • 「gas station」メソドロジのサポート
  • 消費電力を考慮したバッファリングとサイジング

Olympus-SoCを使用すると、大規模で複雑な設計でも、既存の設計フローに比べてわずかな時間で設計クロージャを達成できます。従来のツールと比較すると、設計クロージャまでの時間が2分の1~3分の1に短縮し、消費電力が最大30%削減します。

Olympus-SoCは極めてコンパクトなデータベースを採用しており、1億を超えるゲート規模の設計も容易に扱えるなど、業界で最も高いキャパシティと最も少ないメモリ使用量を実現しています。データフロー、 グラフ主導のマクロ配置エンジンを搭載した柔軟なアーキテクチャで、フラットフロー、階層フロー、疑似フラットフローに対応しています。

また、Olympus-SoCの物理合成技術により、数百万ゲート規模のフラットな設計でも一晩で高度に最適化された結果が得られます。

サインオフ品質のタイミング、抽出、遅延の計算は、Olympus-SoCのカーネルによってネイティブに実行されます。解析エンジンは完全にマルチスレッド化され、タイミング/最適化エンジンも並列化されているため、最新のプラットフォームを効率的に利用でき、劇的な高速化を実現するなど、ランタイムが大幅に短縮されます。

Olympus-Socは、複数の設計ノード、プロセスコーナー、パワーステート、タイミングばらつきを考慮することによって、最先端ノードのプロセスばらつきを制御します。複数の設計モードに対する制約条件マージや、複数のプロセスコーナーをマージする従来の手法は、精度を大幅に低下させ、設計歩留まり、タイミングクロージャ、Time-to-marketに影響を与えます。

Olympus-SoCでは、任意の数のモード、コーナー、パワーステートを同時に考慮するマルチコーナーマルチモード(MCMM)最適化のネイティブ実行を採用し、ばらつきを制御する従来の技術を改善しました。また、メンター・グラフィックスの特許技術である「バーチャルタイミンググラフ」アーキテクチャを採用しており、データベースは、最小限のランタイムとメモリ使用量で多数のタイミングビューを扱うことが可能です。

マルチCPUのECO配線機能とポスト配線への最適化を統合することで、短期間でのタイミングクロージャを実現します。配線の改善は全体的なタイミング性能に影響しないように行われ、OCV関連のホールド違反が混入することもありません。

詳細配線実行時に配線ベースのばらつき最適化をリアルタイムに連携させるOlympus-SoC独自の配線テクノロジにより、設計に対して行ったすべての変更についてばらつき最適化エンジンと配線エンジンが同期します。すべてのエンジンは、ばらつきを考慮した組込み型のタイミングエンジンとリンクして、配線時にすべてのモードとコーナーにわたってタイミングクロージャを達成します。

  • ネイティブのマルチコーナーマルチモード(MCMM)アーキテクチャで、電力とタイミングの両方を同時に最適化
  • すべてのローパワー設計技術に自動対応
  • 高度なMCMMクロックツリー合成により、クロック関連のダイナミック電力を削減
  • クリティカルエリア解析、リソグラフィ、平坦化を含むDFMの最適化
  • Calibre InRouteを通じてCalibreサインオフエンジンをネイティブ起動
  • マルチコアおよびマルチCPUプラットフォームでの優れたスケーラビリティ
  • 1億を超えるゲート規模の設計にも対応できる、比類なきツールキャパシティ
  • フラットフロー、階層フロー、疑似フラットフローに完全対応
  • データフロー駆動型のマクロ配置エンジン

事例内で掲載した社名、部署名、役職名、氏名などは、事例発表当時のものです。

 

お客様の声

「Olympus-SoCのおかげで、簡単かつ早期に設計を収束できただけでなく、より良いQoR(設計結果の品質)を得ることができました。

日立、情報・通信システムグループ、情報・通信システム社、ハードウェアモノづくり統括本部、モノづくり改革本部長、宮本和久氏

 

「Calibre InRouteは、いくつかの複雑なIPの“抽象的”ビューがレイアウトと完全に一致していないことによるDRC違反を正しく修正しました。Calibre InRouteを使用すると、製造性の問題を設計フローの早期に発見できることに加えて、Olympus-SoCのコックピットを離れることなく、自動的に違反を検出し修復することができます。これにより、開発期間の短縮が可能になると共に、修正による新たな違反が発生しなくなります。」

STマイクロエレクトロニクス、Technology R&D Group、Vice President、Philippe Magarshack氏

 

「今回の20nmテストチップのテープアウトでも実証されましたが、20nm配置配線ソリューションによる高品質な結果が得られるOlympus-SoC統合プラットフォームの性能に満足しています。」

富士通マイクロエレクトロニクス、Technology Development Division、General Manager、Ichino Shoji氏