アルファベット順製品一覧リスト

  • ADiT

    従来のSPICEツールの10～100倍の速度で動作するfast-SPICEシミュレーション・ツールで、正確かつ高信頼性のシミュレーション結果が得られます。

  • Calibre nmLVS

    正確な回路検証、高速なランタイム、対話型デバッグを特長とするLVS比較検証用の業界標準物理検証ツール。

  • Calibre Automatic Waivers

    DRC時の疑似デザイン・ルール違反を自動的に認識し除去します。検証プロセスにおける無駄な時間と労力をなくし、あらゆるDRC実行ですべての疑似エラー情報が正確に処理されるように保証します。

  • Calibre CMPAnalyzer

    CMPによる膜厚と抵抗のばらつきをシミュレーションすると共に、寄生容量を最小化しながら抵抗のばらつきを抑えるための自動フィルを使用することで、微細化したプロセス・ノードでのシステマティックおよびパラメトリック歩留まりを向上させます。

  • Calibre DESIGNrev

    大規模なGDSIIファイルやOASISファイルの読み込み、表示、保存を高速に行うレイアウト・エディタ。フルチップの設計完了やテープアウトまでの期間短縮に貢献します。

  • Calibre InRoute

    設計者は、Olympus-SoC配置配線システムでの物理設計段階で、サインオフ品質の製造クロージャを実現できます。

  • Calibre Interactive

    使い慣れたIC設計環境から直接Calibreツールスイートを呼び出して物理検証や寄生抽出を実行するGUI環境を提供します。

  • Calibre LFD

    Calibre LFD（Litho Friendly Design）は、リソグラフィ・プロセスのばらつきの問題に設計の早期段階で対処したいという急速なニーズの高まりに応えた初の量産環境対応EDAツールです。

  • Calibre nmDRC

    画期的な設計ルールチェック機能を備え、高速ランタイムを実現した業界標準のDRCソリューション。

  • Calibre Pattern Matching

    従来のテキストベースのデザイン・ルール・チェック（DRC）に代わり、ビジュアルな幾何学形状を使用することで、設計仕様に則した高精度なインプリメンテーションを保証します。

  • Calibre PERC

    高度な検証ニーズに対応し、設計歩留まりと信頼性の向上を実現する業界唯一のプログラマブルな電気的ルールチェック（PERC）ツール。

  • Calibre RealTime

    カスタム設計フローやアナログ／ミックスシグナル（AMS）設計フローに対するCalibreサインオフDRCをオンデマンドで実行できます。デザイン・ルール違反に関する即座のフィードバックや推奨ルールの遵守状況を表示することにより、設計速度と結果品質の改善をもたらします。

  • Calibre RVE

    Calibre検証結果をCablire DESIGNrevや一般的な設計レイアウト・ツールへ表示するためのインタフェース。ユーザの使い慣れた設計環境で設計エラーを即座に視覚化し、デバッグ時間を短縮します。

  • Calibre xACT 3D

    デターミニスティックなフィールド・ソルバのリファレンス・レベルの精度と従来のルール・ベースの抽出ツールに匹敵するTATを実現する高性能寄生RC抽出を提供します。

  • Calibre xL

    周波数依存のループ・インダクタンスやループ抵抗をフルチップで高速かつ正確に抽出し、周波数による帰還経路の変化にも自動的に対応します。Calibre nmLVSおよびCalibre xRCへの完全な統合が可能。

  • Calibre xRC

    包括的かつ正確なポストレイアウト解析やシミュレーションのための強力な寄生抽出ツール。

  • Calibre YieldAnalyzer

    ランダムなプロセスばらつき（クリティカル・エリア）解析に加え、システマティックばらつき（クリティカル・フィーチャー）解析も実行します。これは、レイアウトの測定結果を自動的に歩留まりの関係式に入力し、物理的設計の中でも特に製造プロセス・ウィンドウのばらつきの影響を受けやすい箇所を特定するというモデルベースのアプローチで行われます。

  • Calibre YieldEnhancer

    歩留まり向上につながるレイアウト改善を自動アプローチで実行します。

  • Eldo Classic

    精度が重視される場合に適したEldo Classicは、アナログ／ミックスシグナル設計者の複雑なニーズに対応するために設計され、回路を正確にシミュレートするたメンター・グラフィックスの「ゴールデン」SPICEシミュレータです。

  • Eldo Premier

    メンター・グラフィックスの新しいFaster-SPICE製品です。アナログ設計者とミックスシグナル設計者の第一課題に対処し、特に、超大規模回路の性能とキャパシティを精度を失わせることなく向上させます

  • Eldo RF

    RF IC設計用のトランジスタレベル・シミュレータ。

  • EZwave

    複雑なアナログ、デジタル、RF、ミックスシグナルのシミュレーション結果を表示および解析するための大容量で高性能なグラフィカル波形環境を提供します。

  • ICanalyst[英語]

    最新のカスタムIC設計向けアナログ／RF／ミックスシグナル検証環境。プロセスばらつきに関係なく、カスタムなアナログICを仕様ベースのメソドロジを通じて検証可能。設計の性能指数を完全にキャラクタライズするとともに、設計を最適化して歩留まりを向上

  • Olympus-SoC

    65nm/45nm世代におけるばらつきの問題を考慮した完全なICインプリメンテーション・ソリューション。

  • Pyxis Implement

    メンター・グラフィックスの新しいPyxisカスタムIC設計プラットフォームの一環として、Correct by Construction（構築しながら修正する）手法によるレイアウト入力および編集を行うための生産性の高い環境を提供します。

  • Pyxis Layout

    メンター・グラフィックスの新しいPyxisカスタムIC設計プラットフォームの一環として、レイアウト入力および編集を行うための高速で柔軟な環境を提供します。

  • Pyxis Schematic

    メンター・グラフィックスの新たなPyxisカスタムIC設計プラットフォームの一環として、設計者の生産性を飛躍的に向上させるパワフルで使いやすい高機能な設計入力環境を提供します。

  • Questa ADMS

    特定の言語に依存しないミックスシグナル・シミュレータ。数百万ゲート規模のアナログ／ミックスシグナルSoC設計のトップダウン設計とボトムアップ検証が可能

  • Questa ADMS RF

    RFとミックスシグナル・シミュレーションを統合することで、RF-DSPシステムの完全な検証を実現します。