技術文献
Calibre SmartFillテクノロジを使用した最高水準のU8500スマートフォン向けプラットフォーム
ワイヤレス向け半導体とモバイル・プラットフォームの世界的リーダーであるST-Ericssonは、ST-Ericssonの実績あるアプリケーション・プロセッサと最新のHSPA+(High-Speed Packet Access)リリース7モデムとをSTMicroelectronicsのコアテクノロジに組み合わせた次世代チップ、U8500の開発に着手した時点で、設計と実装の課題に直面することがわかっていました。ST-EricssonはSTMicroelectronicsと協力し、設計と製造の両方でばらつきを制御しながら、Time-to-Marketの目標枠内で製品化できる方法を探しました。U8500では、今日の通信市場の非常に高い消費者需要に対応するために必要とされる複雑で精巧なテクノロジを実現する一方、性能、電力消費量、コストのバランスを取る必要がありました。
その他の技術文献
チップ・レベルでの電気銅めっきとCMPシミュレータ: モデル化の要件とその手法
メンター・グラフィックスは、電気銅めっきと化学機械研磨(CMP)をチップ・レベルでシミュレーションする機能としてCMP Optimize(CMPO)を開発しました。CMP OptimizeはCalibre WORKBenchプラットフォームの一部であり、SmartFill最適化、高精度寄生抽出、焦点距離のばらつき補正など、製造を考慮した設計(DFM)のためのさまざまなアプリケーションとともに使用されます。CMP Optimizeは、膜厚の解析と最適化はもとより平坦性のホットスポット検出も可能なメンター・グラフィックスのCalibre製品群と緊密に連携が取れています。CMP Optimizeは現在、設計者に電気銅めっきプロセスのモデル化手段を提供する業界唯一のソリューションです。リソグラフィ・プロセスのモデルと同様、この電気銅めっきプロセスのモデルも顧客企業のプロセス・チームあるいはファウンドリ・チームが構築し、管理するものです。
本稿はモデル構築の観点からCMP Optimizeツールを紹介し、必要な入力項目、キャリブレーションと最適化の視点から見たモデル構築手法、出力データの分析、モデル妥当性確認について論じます。
ケーススタディ: LSI Corporation の量産向け90nm 設計におけるクリティカル・エリア解析とクリティカル・フィーチャー解析
本稿では、LSI Corporation の4 つの量産向け90nm 設計におけるクリティカル・エリア解析とクリティカル・フィー チャー解析(CFA)の結果を紹介します。推奨ルールの遵守と、ランダム・パーティクル欠陥の統計的な感度に ついて評価し、各種製品内のIP、メモリ、配線の歩留まり問題を優先順位付けしました。また、ロジック配線 上で推奨ルール違反の自動修正を実行してチップを再配線せずに可能な最適化を定量化し、チップ同士を比較 することにより、異なる設計インプリメンテーション間の共通点と相違点を特定しました。
Critical Area Analysis(CAA)による信頼性予測手法
近年、半導体の信頼性に関わる品質保証が重要性を増しています。ルネサス エレクトロニクス株式会社では、DFRの目的で設計段階における信頼性予測手法を開発して来ました。本稿では、LSIにおける主要な信頼性項目である配線間TDDBに対し、これまでDFM手法として用いてきたクリティカル・エリア・アナリシス(CAA)を拡張して、劣化性不良率を予測した例について紹介します。(執筆: ルネサス エレクトロニクス株式会社)
LFDの価値を実現するためのロードマップ: Calibre LFDに対する投資効果の定量化
ファブで深刻なリソグラフィ上の問題が特定された場合、既に設計プロセスはシンプルなレイアウト変更を行うには遅すぎる段階に入っており、テープアウトの大幅な遅れと、それに伴うチップ納品の遅れが生じます。影響を受けやすいレイアウト構造のリスクを軽減し、設計の遅延を回避または軽減するためには、設計者が、シリコン描画の問題を設計フローのできるだけ早い段階で検出しなければなりません。
Calibre® LFD™は、レイアウトに含まれるリソグラフィ上の弱点を検出し、電気的性能に及ぼす影響を解析するリソグラフィ・シミュレーション・ツールです。解像度向上技術やその他のパターン転写プロセスを考慮し、製造プロセスの変動に対するレイアウトのロバスト性を判断します。本稿では、Calibre LFDを設計フローに導入する上での技術的側面を説明し、メンター・グラフィックスとインフィニオンテクノロジーズの3年間におよぶ共同作業の結果および成果を解説します。