Calibre PERC

Calibre PERC(Programmable Electrical Rule Checker)は、メンター・グラフィックスの最新DFMソリューションで、高度な回路検証機能によって設計歩留まりの最適化と信頼性の向上を実現します。

Calibre PERCには、業界団体「Industry Council on ESD Target Levels」によって規定された推奨ルールが実装されており、ESD違反があるとCalibre RVEに表示されます。(クリックすると拡大表示)

IC設計では信頼性の問題が深刻化しており、この分野におけるEDA業界の取り組み強化が求められています。こうしたニーズの高まりを受け、メンター・グラフィックスは回路検証および電気的検証プロセスの際に生じる信頼性の問題を解決するソリューションとしてCalibre PERCを開発しました。Calibre PERCは、特に、静電気放電破壊(ESD)試験や複数電源系統チェック用に設計されています。

Calibre PERCでは回路図レベルでのERCチェックやレイアウトレベルでの幾何学的および電気的チェックをカスタマイズできるので、IC実装における最先端の回路検証ニーズにも強力かつ柔軟に対応できます。

最近の幾何学的および電気的検証には多くの複雑な問題が存在しますが、中でも特に重要なのがESD、高度なERC、複数電源系統の問題です。これらの高度な問題は、いずれも単一のデバイス/ピンとネットの関係では記述できず、トポロジ・ビューで記述する必要があります。トポロジ・ビューには、レイアウトに関する多くのパラメータ、回路依存のチェックが組み込まれます。Calibre PERCは、これら複雑な検証のニーズを満たした業界初のツールです。

特長と利点

  • 次世代の回路検証 — Calibre PERCは、高度な回路検証機能を搭載しています。ESDの問題、複数の電源系統にまたがる設計のエラー、高度なERC問題などを解決するために必要なチェックを実行します。
  • 設計の信頼性を向上 — Calibre PERC独自の機能で複雑なルールを検証し、放置しておけば短期的、長期的、または破壊的な電気的故障を引き起こす潜在的な電気的違反を検出します。
  • 設計精度の向上 — トポロジ・ベースのERCチェックを行うには、高い素子認識精度が求められます。Calibre nmLVSをベースに設計されたCalibre PERCは、Calibre nmLVSと同等の定評ある素子認識精度を誇り、世界規模でのシリコン量産で求められるタイムリーな実行が可能です。
  • ランタイムの短縮 — 自動化された独自の階層型技術やロジック・インジェクション技術により、ほぼ無制限の設計規模で高速なランタイムを実現します。
  • 使いやすく、完全なカスタマイズが可能 — 他のCalibre製品同様、Calibre PERCもTCLと標準のSVRFコマンド言語を採用しています。このインタフェースにより、独自メソドロジによる電気的違反のチェックにも対応できます。Calibre PERCは、抽出後のネットリストでもソースのままのネットリストでも、あらゆるネットリストに対して実行可能です。
  • ゼロリスクの性能、投資効果、品質 — Calibre PERCはCalibre物理検証プラットフォームとの完全な互換性を備え、既存の顧客サインオフ・フローに容易に統合できます。
  • 卓越したサポート品質 - EDA業界で唯一の5つ星サポート

解説

Calibre PERC

Calibre PERCは、最近問題となっている設計の信頼性と回路検証の課題を解決し、設計歩留まりを改善できるように設計されています。

ビデオを表示

thumbnail

Calibre PERCの概要技術概要