Calibre DESIGNrev

チップのインテグレーションとアセンブルを手がけるエンジニアにとって、インテグレーションのファーストパスからテープアウト完了までは長く困難なプロセスです。従来のレイアウト・エディタでは、レイアウトデータを高速かつ効率的に視覚化、修正、ストリーム出力ができず、複雑で大規模化した現在の設計には対応できません。フルチップの大規模なGDSIIファイルやOASISファイルに対して、ごく簡単な処理を実行してマスク製造プロセス用の設計データを準備(チップ・フィニッシング)するだけで数時間もかかるため、テープアウトに遅れが生じます。Calibre DESIGNrevでは、大規模なGDSIIファイルやOASISファイルの読み込み、表示、保存が高速に行えるため、フルチップの設計完了やテープアウトまでの期間が短縮されます。

大規模な設計ファイルを高速かつ効率的に処理

Calibre DESIGNrevは、極めて大規模な設計ファイルも高速かつ効率的に扱います。また、Calibre DESIGNrevには、空BOXデータに対する実際のセル表現のマージ、ロゴセルの配置、ビジョンセルの置き換え、シールリングの作成、メタルフィルとビア挿入の実行、クリティカル・ディメンション(CD)パターンの追加、コーナーストレスの緩和パターンの追加、ポスト検証でのポリゴンやセルなどの修正、元データと修正後データの比較、トレースネット接続の検証などの機能があり、チップ・フィニッシングも短時間で実行できます。

物理検証エラーの発見と修正

加えてCalibre DESIGNrevには、目的の部位をすばやくズーム表示して物理検証エラーを発見および修正し、簡単な操作でCalibre nmDRCCalibre nmLVSを再度呼び出す機能もあります。製造プロセスの前には、チップ・フィニッシングと呼ばれる工程で設計の最終仕上げを行います。元の設計データとGDSII内でフィニッシングを実行してからマスク製作に移ります。Calibre DESIGNrev内では、データのマージ(抽象データに対する実際のセル表現、ロゴセルの配置、リビジョンセルの置き換え)、データの作成(シールリング、メタルフィル、ビア挿入、ポスト検証での修正)、データの検証と比較(ポストレイアウト検証、XOR、トレースネット接続)をフルチップ・レベルで行えます。

特長と利点

  • 修正の繰り返し作業を強力に支援する多くの機能により、テープアウトまでの期間を大幅に短縮
  • フルチップまたは変更箇所のみのデータを手軽に再検証可能
  • チップ・フィニッシングの作業を効率的に自動化
  • オープンな標準規格のTCL/TKマクロ言語によるきめ細かいツールのカスタマイズが可能
  • GDSIIまたはOASISデータベース内のデータへの直接アクセス