設計プロセスの最適化とバージョン・コントロール

I/O Designerは、PCBのレイアウトと検証で必要となる回路図の接続を自動化するだけではありません。どの信号がどのデバイスピンに接続されているかを文書化し、それらのピンが元のボードレベルのバス構造にどのように対応しているかを示す機能もあります。I/O Designerを利用し、FPGAとPCBの設計を並列に進めながら、お互いが緊密にコラボレーションを行うと、FPGAの設計／インプリメンテーション期間を数週間から数ヶ月短縮することも可能で、長期的には非常に大きなコスト削減効果が見込めます。I/O Designerはデータ管理機能を内蔵しており、地理的に離れた場所にいる複数のエンジニアが共同で、FPGAと基板のインテグレーションを行うことができます。このとき、各エンジニアによって加えられた変更はすべてI/O Designerによって追跡されます。

FPGAとPCBの橋渡しにより、それぞれの環境の一貫性を維持

I/O Designerは、データ管理ツールとしても機能します。FPGAとPCBそれぞれのフローを監視し、発生した変更を管理することにより、フロー間の一貫性を保ちます。PCB上で実行されたピン交換もI/O Designerによって認識され、必要なファイルの更新が行われます。さらに、I/O DesignerはHDL設計とピンI/O割り当てプロセスに基づいてFPGA配置配線の制約条件を生成し、「配線後の」ピンデータに基づいて必要なシンボル、回路図、階層情報を作成します。

メンター・グラフィックスのネイティブな回路図フォーマットでのシンボル作成

I/O Designerは、ピンおよびシンボル形状のカスタマイズ可能なライブラリを提供することにより、ほとんどの業界標準シンボル規格をサポートしています。また、シンボルと回路図のインポート/エクスポートに関する高度な機能も備えています。

ネイティブ・フォーマットのシンボルおよび回路図のインポート／エクスポート

• DesignView
• Design Capture
• DxDesigner
• Design Architect
• Board Architect

さらに、以下の形式の回路図シンボルのインポートもサポート

• LMS
• EDIF
• XML

グラフィカル・インタフェース

I/O Designerは使いやすいインタフェースを採用しており、信号やピンをドラッグ&ドロップできる回路図シンボル・ウィンドウや、フットプリントをグラフィカルに表示して信号をピンにマッピングできる機能なども含まれています。このインタフェースでは、変更内容はリアルタイムに更新され、メンター・グラフィックスのPCBツールに即座に反映された後、FPGAツールに出力されます。

レイアウトの最適化

• 配置配線に関連したFPGAピンの割り当て
• インテリジェントなI/O設計
• I/O設計時にすべてのピン情報を利用可能
• PCBレイアウト最適化
• ピン交換のバック・アノテーション