2007年01月23日

パートナー企業であるアルテラが以下を発表しました。

アルテラは本年1月23日、アルテラのStratix® II GX FPGAでシグナル・インテグリティ
設定を推測するためのPELE（Pre-emphasis and Equalization Link Estimator）技術を、
EDAパートナ企業であるメンター・グラフィックスを通じて提供することを発表しました。

当 初はアルテラ社内のシグナル・インテグリティ専門家のみが利用可能であったPELEが、メンター・グラフィックスのHyperLynxツールに統合された ことで、ハイスピード・デザイン設計者は、ラボのテスト・ベンチで性能の検証に数ヶ月要していた所を、数時間でシステム性能をシミュレート／予測できるよ うになります。

ユーザはHyperLynxデザイン・ツールにより、Molex Incorporatedの新しいI-Tracバックプレーン・システムなどの回路ボードやバックプレーン・レイアウトから、高速インターコネクトの周波 数領域Sパラメータ特性を検出することができます。アルテラのPELE技術がメンター・グラフィックスのデザイン・フローに組み込まれたことで、ファイル 互換性が保証されます。PELEは直接、HyperLynxまたはお客様が計測したデータから周波数領域Sパラメータ・ファイルをインポートし、メン ター・グラフィックスのELDOアナログ・シミュレータを直接設定することで、生産性の向上とデザイン・リスクを軽減します。ユーザはその後、 Stratix II GX ELDOモデルの出力を利用できるようになり、短期間で数千億ビット以上ものビット・エラー・レート（BER）を高速で予測できます。

アルテラおよびメンター・グラフィックスのシグナル・インテグリティ・ツールについて解説した2つの技術文書は、2007年1月29日から2月1日まで米国カリフォルニア州サンノゼで開催される『DesignCon 2007』で発表されます。
アルテラPELE技術の詳細は、www.altera.co.jp/peleに掲載されています。

リリース全文
http://www.altera.co.jp/corporate/news_room/releases/products/nr-pele.html

 

---

●	PCBシステム について
		http://www.mentorg.co.jp/products/pcb-system-design/

---

本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社　
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com