|
- 高速PCBのレイアウト: 高速インタフェースの物理設計が抱える課題
- データレートにムーアの法則をあてはめたかのように、プリント基板（PCB）の著しい高速化が進み、レイアウトも回路の一部としてとらえる必要がでてきました。DDR3やPCI Expressなどの設計で最速メモリと高速シリアル・インタフェースの性能を実現するためには、一見すると不明確な高速インタフェース特有の物理レイアウト要件を満たす必要があります。RF設計者のような思考アプローチをとらないかぎり、高速レイアウトの実現には多数の予期しない課題が生じます。ポイント・ツー・ポイントの差動ペアを使えばレイアウトを簡単に設計できるというものではなく、設計上の課題がその形を変えて存在しているのです。ここでは基板設計も電気設計の一部であることを念頭におきつつ、高速PCBレイアウト設計における重要な考慮事項と効率的な対処方法を概説します。基板設計はまず高速設計に固有のルールを定めながら電源とレイヤをどう構成するかを計画することから始まり、さらに機能の自動化やシグナル・インテグリティ（SI）シミュレーションなど高速設計に必要な検証項目を取り込む必要があります。
|
PCB電子回路シミュレーション |
|
- プリント基板の高速信号波形に対するビアの影響
- 近年、演算速度とデータ通信速度の飛躍的な高速化にともない、数Gbpsの信号を扱うPCB（プリント基板）も増えてきました。SerDes標準で25～28Gbpsのものが出現し、先進のメモリ設計では10Gbpsを超えるデータレートを視野に入れつつあります。こうした信号の高速化は新たな設計課題を生み出しました。重大な誘電損失、トレース以外の部分のインピーダンス不連続など、信号が低速度の時代には無視できた問題が基板上の信号経路やインターコネクトを構成する電子部品によって引き起こされるようになってきたのです。
典型的なSerDesチャネルでは、信号のレイヤ間切り替えを行うビア、複数の基板をつなぐコネクタ、パッケージの接続部分がインピーダンス不連続を引き起こしています。しかし、これらの原因のうちで基板設計者が制御できるのはビアの構成に限られます。
|
PCB電子回路シミュレーション |
|
- クロストークの影響とBER: 解析方法とソリューション
- 本稿はチャネル・クロストークに関して、実測ベースのモデル化と、BER（ビット・エラー・レート）を予測するアルゴリズムという、これまであまり話題にされなかった2つの重要なテーマを取り上げます。具体的には、マルチポートのパラメータ・モデルではなく、4ポートのSパラメータで記述したモデルを組み合わせてグループ化することにより、設計者が「近端」あるいは「遠端」のクロストーク・モデルを解析できる実用的なソリューションを紹介します。さらに、チャネル・クロストークの2つのシミュレーション方法に関して詳しく取り上げ、同期／非同期アルゴリズムを、タイムドメイン解析と統計解析に適用する方法について説明します。最後に、推奨した手順をIBIS-AMI（I/O Buffer Information Specification Algorithmic Modeling Interface）のバッファ・モデルと組み合わせた実例を示し、その長所と限界について解説します。
|
PCB電子回路シミュレーション |
|
- プレーン・ノイズの影響について
- 高速デジタル・ドライバに求められているのは、波形がきれいな高速信号を生み出す効率的な電源です。ドライバの信号切り替え間隔が数十ピコ秒から数百ピコ秒となるため、電源プレーンは広い帯域にわたって大量の電流を供給できなくてはなりません。電流の急増は、PDN（電源分配ネットワーク）内に電圧変動をもたらし、ドライバの電源ピンにノイズとなって現れます。このプレーン・ノイズはドライバによって、伝送線路に送出される信号に伝えられます。パワー・インテグリティ（PI）解析ツールを利用して、周波数ドメインにおけるPDNのインピーダンス・プロファイル、タイム・ドメインにおけるPDNのノイズ・プロファイル、そしてIC電源ピンのノイズが最終的に出力される信号品質に与える影響を確認することができます。電源プレーンのモデルを抽出し、ドライバとレシーバのSPICE（Simulation Program with Integrated Circuit Emphasis: スパイス）モデルを使ってシミュレーションすると、PDNのノイズが伝送信号に与える影響を突き止めることができます。
|
PCB電子回路シミュレーション |
|
- 高密度実装配線(HDI)のパワー・インテグリティ効果
- 小型化する基板に複雑な設計を収めたいという高まるニーズに応えるため、高密度実装配線（HDI）の技術がさかんに使われるようになってきました。より小さいビアを使うことで明らかな電気的メリットが得られることに加えて、基板のパワー・インテグリティにも影響があります。HDI技術を通じて、パスコンデンサの実装インダクタンスの低減、チップのピンの穿孔を小さくすることによる基板性能の改善、さまざまな厚みの誘電体を用いることによるプレーン固有のキャパシタンスの増加といった効果がもたらされます。本稿では、従来のスルーホール・ビアを用いた大規模な基板からHDI技術によって小型化した基板まで多くの設計事例を用いて、これらの効果を定量的に検証します。
|
PCB電子回路シミュレーション |
|
- 低いBERまで予測する:新しい解析手法の検証
- 本稿は、メンター・グラフィックスの解析ツールでIBIS-AMIモデルをシミュレーションすることにより、比較的短い時間で非常に低いビット・エラー・レート（BER）に高い確度で到達する方法について、例を交えて詳しく説明します。ここで提案する新しい解析方法により、高速SERDES（シリアライザ／デシリアライザ）リンクに潜む弱点を完全に洗い出すためのシミュレーションに要する時間を桁違いに短くすることができます。この手法は、絶えず変化し続けるビット・シーケンスに対するシステムの動的応答を周期的かつ系統的に抽出、解析して、信号の次の入力パターンがどうなると結果的に最大の「ストレス」がアイ・ダイアグラムにかかるのかを判断するものです。この方法は、単体では実機の計測値よりも厳しい悲観的な結果が出力されますが、本稿ではこれをもう一歩先に進めます。本稿で提案する「能動的」で「実測重視の」手法でシミュレーションした「現実的」で「有効な」結果を信号パターンの誤り率と関連付けることで、BERのプロット図を適切にスケーリングし直せるようにします。この手法は、シミュレーション結果から想定した確率分布を頼りにして、シミュレーションを実行できなかった部分を推定しようと試みるほかの方法とは対照的です。ここで提案するアプローチは、テキサス・インスツルメンツ（TI）が設計および較正を手がけた高機能トランシーバから得られた実験データで検証されました。その結果、SERDESチャネルのBERを低い確率まで予測することの妥当性を確認できただけではなく、シミュレーション結果と実測結果が非常に高い相関性を示していることから、解析フローが持つさらに2つの重要な要素についても妥当性を確認できました。その2つの要素とは、1つはTI製IBIS AMIのモデルの精度であり、もう1つは、複雑なチャネル構成からタイムドメインのインパルス応答を正確に生成できるメンター・グラフィックスの技術です。メンター・グラフィックスの技術をIBIS-AMIモデルと組み合わせて使用することで、高い精度でSERDESチャネルの性能を評価できます。実際のプロトタイプを作成する前に、迅速かつ正確にチャネルのBERを（低い確率まで）予測できる機能により、システム設計者がソリューション・スペース解析を実行できるようになります。ソリューション・スペース解析とは、解析時の設計トレードオフを通じて、目指すBERでシステムを確実に動作させる手法です。
|
PCB電子回路シミュレーション |
|
- PRBS応答を使用したダイナミックな逆畳み込みでシリアル・リンクのキャラクタライゼーションを改善
- 高速シリアル設計のプロセスにおいては、シリアル・データ・リンクの性能や制限要因を予測して理解することが非常に重要です。このためシミュレーション環境または実測環境におけるパターンからのインパルス応答を逆畳み込みすることで、トランスミッタやバッファなどのシリアル・データ・リンクのアクティブ・コンポーネントおよび非線形コンポーネントのキャラクタライゼーションを行う方法を提案します。特異点という観点から対称エッジ／非対称エッジに対して微分計算を行い、DUT（Device Under Test: 実測する対象物）における全体的な精度の向上とシミュレーション／実測手法への実質的な影響について説明します。また、シミュレーション結果と実測結果の比較も行います。
|
PCB電子回路シミュレーション |
|
- 設計チーム間のコラボレーションによるIC、パッケージ、PCB基板配線
- パッケージとPCBのコストを削減するうえで決定的に重要なのは、ICレイアウト、パッケージの回路基板設計、PCBレイアウトに携わる設計チーム間で、配線やI/O計画についてコラボレーションを行うことです。この点を認識している企業は、スプレッドシート・ソフトウェア（Microsoft Excelなど）、ホワイトボードに描かれたスケッチ、電子メール、社内グループウェアなどを苦心して組み合わせ、協働を図っています。しかし、チーム間の会議を頻繁に行っているにもかかわらず、会議で交換した情報やアイディアなどを保存しておく「中央情報センター」のような存在が欠如しているのが現状です。そこで、設計チームのメンバーは会議が終わると他の部門と隔絶された自分の席に戻り、決定された事項をなんとか正確に思い出してレイアウト・ツールに反映させようとします。通常の製品リリースでは、このようなサイクルが何度も繰り返されます。こうした状況では、複数のチーム間で誤解や人的ミスが頻発するのも無理はありません。
|
PCB設計ソフトウェア＆ツール |
|
- 高速制約付きPCBの設計：制約の作成
- 高速設計の制約の作成には、信号品質、タイミング、クロストークという3つの主要課題があります。信号品質の課題には、レシーバ損傷やデータ・エラー発生の恐れがあるオーバーシュート、リングバック、非単調性などがあります。PCBレベルのタイミング課題とは、終端の影響、レシーバ負荷、トレースのインピーダンスとトレース長などのことで、必ず綿密なタイミング解析を行い、確実にシステム・レベルにおいて適合性を検証する必要があります。クロストーク課題とは、あるトレースがほかのトレースに対して誘発するノイズのことで、信号品質とタイミング両方に影響を及ぼす可能性があります。システムを確実に正確に動作させるには、これらすべての解析が必要で、解析結果に基づいて、トレース長、トポロジ、配置を制御する制約を定義します。同様に、パーツ配置なども制御できます。また、基板の層構成、トレース幅、銅材料の重量などの項目も制約の作成が必要です。高速PCB設計は正確な解析なしでは着手すらできないということは明確ですが、メンター・グラフィックスのHyperLynxを使用すれば、正確な解析を素早く簡単に行うことができます。
|
PCB電子回路シミュレーション |
|
- シグナル・インテグリティ解析の基礎
- シグナル・インテグリティ解析は初めてですか？基礎知識を広げる必要がありますか？どちらの場合もこの文献はお役に立つでしょう。この文献では、実際に基礎を説明する前に初歩的な内容から説明を始めることとし、「必要な知識とは何か」という質問にお答えします。まず、クリティカル・ネットの識別と解析について紹介します。次に、伝送線路と、高速なエッジレート・シグナルによって生成される高周波ノイズに起因する問題を説明します。最後に、インピーダンスとシグナル・インテグリティという見地からインピーダンスを考察します。
|
PCB電子回路シミュレーション |
|
- アバディーン・レポート: 経営幹部にとってプリント基板（PCB）設計が持つ意義
- 競争が激化する今日の市場において、企業は製品の新たな差別化方法を模索しています。その結果、エレクトロニクスは製品開発に欠かせない大切な要素となりました。この点を踏まえ、プリント基板（PCB）の設計プロセスに注力することで、製品化までの時間の短縮、製品原価の削減、そして製品の差別化を実現できる機会を秘めた、戦略的メリットを得ることができます。Aberdeen Group（アバディーン・グループ）がまとめた本稿では、PCB 設計プロセスの改良を通じてこの目標を達成するための指針を提供していきます。
|
PCB設計ソフトウェア＆ツール |
|
- 終端最適化によるEMI輻射の低減
- 様々な規格に適合させるために不要輻射を低減する作業は必要以上に煩雑なものとなることが多い。機器が意図する通りに動作し、同時にEMI規格を満たすものとなるよう設計を最適化するのに役立つ優れた参考書はほんの数冊（貧弱なものは多くあるが）しか書かれていない。
残念なことに、これらの規格を満たすためには、複雑なフィルタやガスケット材、その他高価な部品をシステムに追加しなければならないことが多い。電磁相互作用の複雑さにより輻射がエンクロージャから出る正確なパスを調べることは難しいため、EMI削減はしばしば「魔法」のように扱われ、経験則がやみくもに適用される。残念ながらこれらの経験則の多くは古いテクノロジにおいて確立されたもので現在の設計に必ずしも当てはまるとは限らない。
追加部品を使用せずにEMI規格を満たすことは難しいが、システム内の期待される（意図される）信号を注意深く解析することによってそのような部品（そしてそのコスト）を削減することは可能である。
|
PCB設計ソフトウェア＆ツール |
|
- PCB構造内における埋込部品の使用
- エレクトロニクス・メーカー各社でPCBへの埋込部品の使用が増えている。埋込部品はプリント基板の中に作り込まれるもので、内層、外層で使用される。ディスクリート部品ではなく埋込部品を使用する傾向の背景にはいくつかの要素がある。
まず、能動部品が多機能化したことにより受動部品の数が増えたことが挙げられる。ディスクリート受動部品の数は部品総数の70から80%までを占めるケースも多くあり、受動部品/能動部品の比率が上がるとともにその数は増え続けている。能動部品は多ピンのBGA（Ball Grid Array）にパッケージ化され、ディスクリート受動部品に理想的な配置領域を確保するのはますます困難になっている。
|
PCB設計ソフトウェア＆ツール |
|
- 高度な配線テクニック：タイミングの重要性
- 設計者は現在、チップの遅延が全体のタイミング・バジェットの大半を占めていたときのような大きなタイミング・マージンを持てなくなっている。ダイ・サイズと部品ジオメトリは小さくなり、これらのデバイスを通る伝播遅延は大幅に縮小された。かつてはほとんどのケースで十分にあったタイミング・マージンはほとんど消えてしまった。
このような傾向に加えて、基板レベルで使用されるクロック速度の劇的な高速化が起こった。様々な新しい製造技術が生み出されていたにもかかわらず、大部分のプリント基板製造テクノロジにはほとんど変化がなかった。基板サイズの縮小に伴うインターコネクト遅延の縮小は、今日使用されている多くの部品に見られる小型化とクロック速度の高速化と同じペースでは進んで来なかった。その結果、基板レベルのインターコネクト遅延が全体のタイミング・バジェットに占める割合は大幅に拡大し、デザイン全体のタイミング・マージンが劇的に小さくなる結果となった。
|
PCB設計ソフトウェア＆ツール |
|
- 2009 電子回路基板技術大全 第4編 電子回路基板設計・解析ツール: 設計・解析ツール
- 昨今のプリント基板（PCB）設計事情はますます高度で複雑化してきている。それは、実装部品の多ピン化はもちろんのこと、DDR（Double-Date-Rate）やSERDES（Serializer/Deserializer）テクノロジーの採用により、HDI（高密度基板）に対する設計スキルや、専門的な電気的効果のスキルが必要になり、基板設計において大きな負担となっている。加えて、設計期間の短縮を視野に入れていた企業からも、製品リリースまでの期間を視野に入れた短縮や効率化の声が大きくなってきた。
そこで本稿では、昨今の基板設計に求められている事柄とメンター・グラフィックスのテクノロジによる対策について述べる。
|
PCB設計ソフトウェア＆ツール |
|
- 2009 電子回路基板技術大全 第4編 電子回路基板設計・解析ツール: 熱設計・解析ツール
- 本稿では、回路基板の設計者が部品の温度予測を簡便に行えるシミュレーションソフトウェア「FloTHERM.PCB」について紹介する。 FloTHERM.PCBはメンター・グラフィックスで開発され、2008年秋の時点でバージョンは5.1である。
|
PCB設計ソフトウェア＆ツール |