ロジックテスト

SoCのロジック部は高度な設計手法を用いて開発されているため、高品質のシリコンテストを行うことが非常に困難になっています。この課題を解決するために、メンター・グラフィックスは業界で最も強力なロジックテスト・ソリューションを提供しています。

これらのソリューションは、圧縮およびベクターレス・アプローチの両方を用いた高品質なテストで数千件のテープアウトを成功させてきました。これらを組み合わせることで、テスト時間とテスト品質を効果的かつ柔軟に両立させることができます。

また、Tessentロジックテスト・ソリューションは、省ピンテストにも対応できるほか、ローパワー設計のテストも幅広くサポートしています。

Avago Technologiesとメンター・グラフィックス: テストにおける課題と解決策

Avago Technologies、World Wide Test ManagerのJason Brown氏とメンター・グラフィックス、Technical Marketing EngineerのJay Jahangiriが、シリコンテストにおける課題と解決策について語っています。 ビデオを表示[英語]

製品

  • Tessent TestKompress Tessent TestKompressは、最高品質のスキャンテストと圧倒的な低コストを実現する業界最先端のATPG（自動テストパターン生成）ツールです。業界でも定評のあるTessent TestKompressのATPGエンジンにより、効果的な故障モデルがロジック・デザイン全体に適用されます。受賞歴のあるメンター・グラフィックスのテストパターン圧縮技術、EDT（Embedded Deterministic Test）により、量産テストにかかるコストも抑制できます。
  • Tessent LogicBIST Tessent LogicBISTは、ICのデジタル・ロジック部をテストするための業界最先端のBISTソリューションです。特に、ナノメータSoC設計をテストするコストの削減とTime-to-Marketの短縮、そして最大限のテスト品質を実現するためのユニークな機能が用意されています。
  • Tessent SoCScan Tessent SoCScanは、メンター・グラフィックスのATPGソリューションであるTessent TestKompressとTessent FastScanを補完する製品であり、階層型のスキャンテストおよびクロック制御機構を簡単に挿入してat-speedテストと効果的なテスト再利用を可能にします。
  • Tessent FastScan Tessent FastScanは、幅広い故障モデル、包括的なデザイン・ルール・チェック、広範なクロッキング・サポート、パフォーマンス指向のパターン圧縮を実現する革新的なアルゴリズムを備えた、業界で最も多機能なATPGツールです。
  • Tessent BoundaryScan Tessent BoundaryScanは、規模や複雑さを問わずあらゆるICにIEEE 1149.1準拠のバウンダリ・スキャンおよびTAPControllerを自動で追加できます。バウンダリ・スキャン・ロジックにより、全パッケージレベルでの量産テスト、シリコンデバッグ、システム検証など、ICのライフサイクル全体を通じてチップ内部にアクセスできます。

技術概要

圧縮とロジックBISTを組み合わせたテスト手法によって、最高品質のテストが実現します。ここで紹介するテスト手法は、一般的な階層型のSoCフローを使って統合されたもので、故障カバレッジを最大限に高めながら全体的なテスト時間を短縮することができます。

ビデオを表示[英語]
圧縮とBIST技術の併用

圧縮とBIST技術の併用
技術概要[英語]

ビデオを表示 [英語]

電力を考慮したメモリ修復ガイド 効果的なメモリ修復手法の詳細[英語]

データシート

ツールボックス

技術概要　- スピーカー・シリーズ:

Janusz Rajski博士

このオンライン・スピーカー・シリーズでは、メンター・グラフィックス、Director of Engineeringを務めるJanusz Rajski博士による、過去30年のテストおよびテスト可能性の経緯と動向、さらにスキャンテストがどのように複雑化してきたかについて解説しています。組み込みのデターミニスティックなテスト、およびEDT技術とTestKompressの実装により量産テストが遂げてきた大変革を紹介します。今すぐ表示！[英語]