Tessent LogicBIST
Tessent LogicBISTは、IC のデジタル・ロジック部をテストするための業界最先端のBISTソリューションです。特に、ナノメータ SoC デザインにおけるテストコストの削減とTime-to-Marketの短縮、そしてテスト品質の最大化のためのユニークな機能が用意されています。
Tessent LogicBISTは完全な階層型ソリューションで、コア間の完全なテスト移植性、および製品ライフサイクル全体を通じた完全なテスト再利用性が確保されます。
特長と利点
- 遷移故障に対する高いカバレッジ、シグナル・インテグリティによる選別、モデル化できない故障に対する高いカバレッジにより、フィールドリターンを削減
- 容易なLogicBIST挿入フロー、テスト・デバッグ時間の短縮、組み込みテスト回路を挿入したコアの完全な再利用により、Time-to-Marketを短縮
- 最小限のテスタ・ハードウェアでテストが行えるようになり、テストコストを削減
- 特許技術のテスト・タイミング・アーキテクチャにより、効果的な実動作速度テストと電力制御が可能
- 包括的なRTLまたはゲートレベルの自動化フローにより、迅速なテスト・インテグレーションが可能
- 広帯域の擬似乱数パターンの適用による高いn回検出（故障カバレッジ）
- IEEE 1500準拠の分散型テストアクセス・アーキテクチャおよびメンター・グラフィックスの特許技術であるシェアード・アイソレーションにより、階層型のテスト・インテグレーションを実現
- 階層型の組み込みソリューションにより、コア間の完全なテスト移植性を確保
- 製品ライフサイクル全体を通じた完全なテスト再利用性
- テストパターンを管理する必要がないため、製造工程へのハンドオフが容易化
製品デモ
このプレゼンテーションでは、ICにテストロジックを内蔵させることによって高価な外部テスト装置やテストパターンを不要にできる点について説明します。Tessent LogicBISTは、擬似乱数パターンで多数のテストを実行して故障を検出するというアプローチにより、極めて高品質のテストを実現します。この製品は階層設計でもフラット設計でも使用可能です。
Tessent LogicBIST製品デモ
関連製品
Tessent TestKompress
Tessent LogicBISTはスタンドアロンのテスト・ストラテジとして、またはTessent TestKompressと連携して使用できます。これら2つのソリューションを組み合わせると、擬似乱数、デターミニスティック、または圧縮+デターミニスティックのパターンを任意の組み合わせで適用できます。これにより、テスト時間とテスト品質の最適なバランスを極めて柔軟に調整することができます。 Tessent TestKompress