Tessent SoCScan
Tessent SoCScanは、メンター・グラフィックスのATPGソリューションであるTessent TestKompressとTessent FastScanを補完する製品で、階層型のスキャンおよびクロック制御インフラストラクチャを挿入して実動作速度テストと効果的なテスト再利用を実現します。
この階層型ソリューションは、デザインの規模、速度、電力に応じてスケーラブルに対応し、ナノメータ世代のSoCデザインにおける正確で効率的な実動作速度テストをサポートした統合型ソリューションを提供します。また、Tessent FastScanやTessent TestKompressは孤立した各コアのみを考慮すればよいため、テストパターン生成時間も短縮されます。階層型のテストフローは、ローパワー・デザインを扱う上でも欠かすことができません。
特長と利点
- BurstModeテスト・タイミング・アーキテクチャにより、at-speedテストと電力制御を実現
- RTLのデザインルール・チェックから始まる包括的な自動化フローにより、迅速なテスト・インテグレーションが可能
- Tessent TestKompressのEDTロジックを自動的に統合
- Tessent TestKompressおよびTessent FastScanのパターン生成用のプロシージャ・ファイルと制御スクリプトを自動的に作成
- IEEE 1500準拠の分散型テストアクセス・アーキテクチャおよびメンター・グラフィックスの特許技術であるシェアード・アイソレーションにより、階層型のテストを生成および実行
技術概要
各テスト手法の分野でクラス最高のテスト・ツールを提供するTessentは、これらソリューションを統合して強力なテスト・プラットフォームを構築し、チップ全体に対して最高のテスト・カバレッジを達成します。
シリコンテストと歩留まり解析の包括的ソリューション技術概要