Tessent TestKompress

Tessent TestKompressは、製造テストコストを最小限に抑えつつ最高品質のデターミニスティック・スキャンテストを実現します。このソリューションでは、特許取得済みのオンチップ圧縮技術によってスキャンパターンが生成されるため、テストデータの量が飛躍的に削減され、ATE(自動テスト装置)でのテスト時間も短縮されます。

製品デモ

この製品デモでは、テスト品質、テスト時間、設計フロー、テストパターン生成スループットを、Tessent TestKompressを使用して管理する利点について説明します。まず、基本的な故障モデルと高度な故障モデルについて解説し、これらモデルの使用によって高まりつつある圧縮の必要性について説明します。そして、少ピン数テスト(LPCT)やブロックベース設計など、さまざまな構成におけるTessent TestKompressの使用について紹介します。

ビデオを表示

thumbnail

Tessent TestKompress製品デモ

特長と利点

  • スキャン・テストパターンによるデジタル・ロジックの完全なテスト
  • 高性能 ATPG アルゴリズムと分散処理による高速パターン生成
  • 縮退、遷移、パス遅延、n回検出など幅広い故障モデルをサポートし、微細ジオメトリ・テクノロジにも適用可能な完全なテスト・プログラムの作成が可能
  • 少ピン数テスト(最小 1 スキャン・チャネル)をサポート
  • 圧縮パターンでのテスタ・フェイルログに対してもTessent DiagnosisTessent YieldInsightで解析可能

関連製品

  • Tessent SoCScan Tessent TestKompressとTessent SoCScanを組み合わせると、メンター・グラフィックスの階層型テスト・インテグレーションおよびテスト生成フローを最大限に利用することができます。Tessent SoCScan はシェアード・アイソレーション技術やCapture-by-Domain技術を利用して、独立したコアレベルのATPGとチップレベルのパターン再利用を実現します。
  • Tessent LogicBIST Tessent TestKompressはスタンドアロンのテスト・ストラテジとして、またはTessent LogicBISTと連携して使用できます。これら2つのソリューションを組み合わせると、擬似乱数、デターミニスティック、または圧縮+デターミニスティックのテストパターンを任意の組み合わせで適用できます。これにより、テスト時間とテスト品質の最適なバランスを極めて柔軟に調整することができます。

過去の受賞歴

2001 – Tessent TestKompress - Product of the Year: Electronic Product


 

2002 – Tessent TestKompress - Best-in-Test: Test & Measurement World


 

2006 – Tessent TestKompress - Donald O. Pederson Award – IEEE


 

2008 – Tessent TestKompress - Best-in-Test Honorable Mention: Test & Measurement World


 

2009 – Tessent TestKompress - Test-of-Time: Test & Measurement World