ミックスシグナル・テスト

Tessentミックスシグナル・テスト・ソリューションは、特定のベンダやATEに依存せず、現在のSoCで多用されつつあるSerDesインタフェースやPLLのテストに対応します。PCとGPIB制御のベンチトップ装置を利用してキャラクタライゼーションを行うことによって高価なテスタ・ハードウェアが不要になり、microWire制御のクロック・コンディショナPLLにより、Time-to-Marketも短縮されます。Tessent SerdesTestとTessent PLLTestにより、最小限のテスタ・ハードウェアでテストが行えるようになり、テストコストが削減されます。

 

製品

  • Tessent SerdesTest Tessent SerdesTestは、マルチGb/s SerDesの完全なパラメトリック組み込みテストを提供します。
  • Tessent PLLTest Tessent PLLTestは、PLL、DLL、クロック・シグナルの完全なパラメトリック組み込みテストを提供します。
  • Tessent BoundaryScan Tessent BoundaryScanは、どのような規模や複雑さのICにもIEEE 1149.1準拠のバウンダリ・スキャンおよびTAPControllerを自動で追加可能です。バウンダリ・スキャンにより、あらゆるパッケージレベルでの製造テスト、シリコン・デバッグ、システム検証など、ICのライフサイクル全体でチップ内部にアクセスする手段を確保できます。

製品デモ

Tessent PLLTest

Tessent PLLTest

デザインに含まれるオンチップPLLをテストする方法をご存じですか。この製品デモでは、PLLの性能をはじめ、IC全般のタイミングをオンチップで測定できるメンター・グラフィックスのBISTソリューションの機能と特長について紹介します。

ビデオを表示

thumbnail

Tessent PLLTest製品デモ

Tessent SerdesTest

Tessent SerdesTest

SerDesの性能をはじめ、IC全般のタイミングをオンチップで測定できるメンター・グラフィックスの BISTソリューションの機能と特長について紹介します。

ビデオを表示

thumbnail

Tessent SerdesTest製品デモ

Tessent BoundaryScan

Tessent BoundaryScan

Tessent BoundaryScanを使用して、内部および外部テストを管理することの利点について説明します。このツールは、IEEE 1149.1および1149.6をサポートしているため、あらゆるデバイスI/Oに幅広く対応し、さらに、I/Oリークを非接触方式で測定できます。

ビデオを表示

thumbnail

Tessent BoundaryScan製品デモ

データシート

ツールボックス