2006年08月23日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、日本法人メンター・グラフィックス・ジャパン株式会社：本社東京都品川区、コー ポレート・ヴァイス・プレジデント：パトリック・ウィリアムス、以下メンター・グラフィックス）は本日、半導体の製造性とテスト性を向上するための複数の EDA技術をFreescale Semiconductor (NYSE:FSL, FSL.B) へ提供すると発表しました。

メンター・グラフィックスは、ナノメータ・チップ設計フロー内にある複数の特定項目にフォーカスし、EDAツールの提供を行う予定です。この計画には、DFT（Design for Test）、物理検証及び解析、先端RET（Resolution Enhancement Technologies）並びにポスト・テープアウトのDFM（Design for Manufacturing）関連ツールが含まれます。この新しい提携関係は、従来の関係に加え、テスト及び製造能力を向上する手法を Freescaleとメンター・グラフィックスが協調し、開発可能な提携領域を拡大してゆきます。

「DFM という新しい領域において、Freescaleはアーキテクチャ設計からマスク製造まで、チップ設計プロセスのあらゆる段階にDFM機能を提供するべく多 大な投資を継続しています。これは、我々のチップの製造可能性を設計段階から保証するためです。メンター・グラフィックスのソリューションは、 Freescaleの包括的DFMフローに含まれる各種領域に上手く適合します。」FreescaleのDirector of Methodologies and Flow Development、Ross Hirschi氏はこのように語っています。

「メンター・グラフィックスは今回、Freescaleと契約を結ぶに至ったことを非常に喜んでおり、半導体テクノロジにおいてブレイクスルーを実現するという共通の目標の下に緊密な協力をしてゆきます。」メンター・グラフィックスのCEO、Wally Rhinesはこのように述べています。

●	テストソリューション について
		http://www.mentorg.co.jp/products/silicon-yield/index.html

E-mail: mktg_mgj@mentor.com