Mentor Graphics

シリコンテストおよび歩留り解析

Jump to Navigation and Search
Home 製品情報 シリコンテストおよび歩留まり解析(DFT) ニュース 2006年
  • ロジックテスト
    • Tessent BoundaryScan
    • Tessent FastScan
    • Tessent LogicBIST
    • Tessent SoCScan
    • Tessent TestKompress
  • メモリテスト
    • Tessent BoundaryScan
    • Tessent MemoryBIST
  • ミックスシグナル・テスト
    • Tessent BoundaryScan
    • Tessent PLLTest
    • Tessent SerdesTest
  • シリコン歩留まり改善
    • Tessent Diagnosis
    • Tessent YieldInsight
    • Tessent SiliconInsight
  • Tessent製品一覧
  • 技術文献
    • シリコンテストおよび歩留まり解析 (3)
      • 診断ドリブン歩留まり解析で 原因をより早期に特定
      • EDT: Embedded Deterministic Test - 高品質で低コストな製造テストのためのDFT技術 -
      • 高速チップのためのスキャンベース - At-Speedテスト手法 -
    • ロジックテスト (7)
      • Tessent TestKompressを使用したARM Cortex-A15プロセッサの高品質テスト
      • 故障モデルおよびテストの業界動向
      • スイッチング動作を考慮したTessentの低消費電力テスト - 深刻化する、ICテスト時の電力事情を改善する
    • 全10件の技術文献を見る
  • イベント
  • マルチメディア[英語]
  • ニュース/プレスリリース
  • リソース

ニュース/プレスリリース - 2006年

2006年11月

  • 迅速な歩留まり習熟を支援 (2006年11月15日)
  • TestKompress 2007、生産性、パフォーマンス、テスト品質を向上 (2006年11月08日)

2006年08月

  • Freescale Semiconductorに複数のEDA技術を供給 (2006年08月23日)

2006年01月

  • STARCとの提携によりナノメータDFT設計のためのより優れたアットスピード・テスト手法を共同開発 (2006年01月25日)

プレスリリース・アーカイブ

  • 2011年
  • 2010年
  • 2009年
  • 2008年
  • 2007年
  • 2006年
  • 2005年
  • ソリューション
  • 製品情報Toggle
  • サポート
  • サービス
  • 会社情報

© Mentor Graphics Corp, All rights reserved.

ご利用条件 | 個人情報保護方針 | お問い合わせ | US本社サイト