2007年07月17日

メンター・グラフィックス・コーポレーション（本社米国オレゴン州、以下メンター・グラフィックス）は、テスト容易化設計ツール DFTAdvisorの機能改善を発表しました。この改善により、テスト回路挿入、およびスキャンチェーンの構築の際に要する時間を劇的に短縮することが 可能になります。従来のバージョンに比べると処理速度が最大100倍向上し、さらにメモリの使用量が1/4以下に削減されます。

昨 今では回路規模の増加に伴い、圧縮スキャンによるテストパターン生成が主流になっています。圧縮スキャン方式では、テストパターンを圧縮するのに、コア内 部のスキャンチェーンの本数をテスタのスキャンピン数に対して数10倍から数100倍にまで増やすことで実現しますが、スキャンチェーンの本数の増加はス キャンチェーン合成ツールの処理速度に大きく関与し、20ミリオンゲートを越えるようなデザインではツールのキャパシティを超えてしまい数日経っても処理 が終了しないといった問題がありました。今回の改善によりこういった大規模なデザインでも8時間以内に処理が終了するような劇的な性能向上が図られていま す。

国内最大手の半導体メーカの株式会社ルネサステクノロジ 設計技術統括部　システム設計技術開発部 部長 多田修氏は次のように述べています。
「製品サイクルが短くなる中、設計開発のTATの短縮は非常に重要な課題です。我社では多くの製品に圧縮スキャン手法を適応していますが、内部チェーンの 増加により、DFT挿入は一連のテストフローにおいて多くの時間を割かなければならない問題がある部分でした。今回リリースされたDFTAdvisorを 使うことで、実製品データも含め最大100倍もの処理速度の改善が認められ、メモリ消費量も4分の1以下に抑えることができました。今回の改善で20ミリ オンゲートを越える回路をフルフラットで適応できるツールであると判断しました。今後のテスト設計のTATを大幅に短縮することができると確信していま す。」

「最 先端のチップを開発し業界をリードする半導体メーカーにご協力頂き非常に感謝しています。ルネサステクノロジは高度に圧縮されたテストデータを使ったス キャンテストにおける最先端の企業です。同社より緊密なご協力を頂いたことで大規模ネットリストのスキャン挿入に費やす時間を大幅に短縮するソリューショ ンをご提案することができました。」Design Verification & Test部General Manager兼Vice PresidentのRobert Humはこのように述べています。

 

---

●	テストソリューションについて
		http://www.mentorg.co.jp/products/silicon-yield/index.html

---

本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社　
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com