2009年01月30日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、STマイクロエレクトロニクスがTestKompress ATPG （Automatic Test Pattern Generation）を65nmおよび45nm標準デザインキットに採用したことを発表しました。新しいテスト・フローは自動車、携帯電話インフラ、画 像処理などのアプリケーションに対応した高品質なスキャンベースの量産テストを可能にします。

「65nm以降の先端ナノメー タ設計フローにメンター・グラフィックスのDFT（Design-For-Test）技術を導入し大きな成果を上げることができました。先端プロセスで発 生する新たな故障メカニズム、テストに利用できるチップI/Oピン数の制限、フィールドにおけるセルフテスト実施へのニーズなどから、テスト技術に対する 新たな要求が著しく増えました。このような状況下で、STマイクロエレクトロニクスがサポートするEDAソリューション・ポートフォリオにメンター・グラ フィックスのDFTソリューションを加えることができ大変嬉しく思います。」STマイクロエレクトロニクスのTechnology R&D、Central CAD & Design Solutions、Digital Test Solutions manager、Roberto Mattiuzzo氏はこのように語っています。

半導体プロセスの更なる微細化により、さ まざまな新しい故障メカニズムが生まれています。従来のスキャン・テストに頼っていては、これらの故障タイプを見逃す場合があります。最高品質のデバイス が必要なアプリケーションにおいては、新しい故障をターゲットにしたテストパターンを追加しなければなりません。STマイクロエレクトロニクスは、半導体 製品の品質を保証するために、タイミングを考慮したAt-speedテストや、レイアウトを考慮したブリッジ・テストを含む様々な量産テストを実施してい ます。メンター・グラフィックスのTestKompress圧縮技術を使用することにより、これらの新たなテストを追加すると同時に、テストデータのサイ ズとテスト時間を大幅に削減することができます。STマイクロエレクトロニクスはまた、高信頼性製品に対してメンター・グラフィックスのDFTツールを 使ったインシステム・テスト技術を加えることにより、フィールドでのトラブルシューティングの簡素化を実現しています。

「ST マイクロエレクトロニクスは、メンター・グラフィックスの量産テストに用いるTestKompress ATPGを使って65nmデザインをテープアウトし、テスト・カバレッジに対する厳しい目標を達成することができました。また、メンター・グラフィックス の強力なサポートにより、LBIST（Logic Built-in Self Test）を追加したLBISTArchitect製品の使用が可能になりました。これにより実際のアプリケーションにおけるシステムテストを行い、厳し い品質条件アプリケーションにおいて信頼性の高い動作を実現することができました。」STマイクロエレクトロニクスのCommunication Infrastructure Division of Computer and Communication Infrastructure product group、Design Group DirectorのAngelo Oldani氏はこのように語っています。

TestKompress の高圧縮技術により、少ピンテスト(Low-Pin Count Test)の実現も可能です。これによってテストに利用できるIOピン数が限られるSiP（System in Package）デバイスを初めとした幅広いコンポーネントに高品質なテストを適用することができます。少ピンテストは、マルチサイト・テストによるテス ト・スループット向上にも効果的です。

「STマイクロエレクトロニクスはTestKompressの高圧縮技術を活用し、当 社の画像処理チップに求められている、非常に少ないIOピン数でのテストを実現しました。これらのデバイスでは、わずか3個のデジタル・ピンしか利用でき ませんでしたが、テスト・カバレッジと品質目標を達成することができました。この成功は、今後の設計に対する高圧縮スキャン・テストの導入を加速していま す。」STマイクロエレクトロニクスのImaging Division、Home Entertainment & Displays group、DFT Manager、Jocelyn Moreau氏はこのように語っています。

デジタルICテストの市場 シェアをリードするメンター・グラフィックスのDFT製品群は、スキャンベース・テスト、BIST回路挿入、ATPG、テストパターンのデバッグ、故障診 断を含む、先端デジタルICの量産テストに対するトータルリューションを提供しています。特許取得済みで受賞歴のあるメンター・グラフィックスの EDT（Embedded Deterministic Test）技術は、市販ツールで利用可能な技術の中でも最高のテストパターン圧縮率を提供し、先端SoC設計における厳しいテスト要件に対応しています。 また、メンター・グラフィックスのDFT製品群もATPGの市場シェアをリードしています。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

DFTについて

• http://www.mentorg.co.jp/products/dft/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com