UMC、65nmおよび40nmリファレンス・フローでメンター・グラフィックスの包括的なシリコン・テスト製品群を認証
2009年06月25日
メンター・グラフィックス・コーポレーション(本社: 米国オレゴン州、以下メンター・グラフィックス)は、シリコン・テストツールおよび故障診断ツール群が、世界的半導体ファウンドリ大手UMCの65および 40ナノメータ・リファレンス・フローで認証されたことを発表しました。この包括的なシリコン・テストフローの基盤となるのが、低コストで高いテスト品質 を達成するTestKompress®、ATPG(自動テストパターン生成)ソリューションです。このスキャンテスト・ソリューションを補完するツールと して、メモリBIST(ビルトイン・セルフテスト)のためのMBISTArchitect、IEEE1149.1準拠のバウンダリスキャン・ツール BSDArchitect、ならびに故障診断および歩留まりモニタリング・ツールYieldAssistが含まれます。
「メ ンター・グラフィックスは、UMCの65および40nmプロセスフローにきめ細かく対応したテスト・ソリューションを提供しています。メンター・グラ フィックスのテストツールは、当社のお客様が必要とする完全な出荷テストフローを提供してくれます。このフローにより、65および40ナノメータ・プロセ ス・ノードで提供される最先端のテクノロジにマッチしたテストツールをお客様にご提供し、不完全な推測に基づく作業を排除し、徹底した出荷テストを適用す ることができます。」UMC、IP Development & Design Support Division Director、Stephen Fu氏はこのように語っています。
先端テスト技術の導入による完全なテストフローを提供
UMC のフローは、先端ICデバイスに必要とされる新しいテスト基準に対応した、幅広い先端テスト技術を提供しています。TestKompressは、縮退故 障、遷移故障、ブリッジ故障、微小遅延故障などを含む幅広い故障モデルをサポートする高度に圧縮されたテストパターンを生成します。 TestKompressに含まれる低消費電力機能では、テスト中の消費電力を削減し、最大消費電力をユーザ指定のしきい値以下に抑えるようテストパター ンの調整を行います。
MBISTArchitectは、複数のメモリインスタンスに対するAt-speedテストを面積 のオーバーヘッドを最小限に抑えつつ自動化します。また、BSDArchitectは、バウンダリ・スキャンおよびTAPコントローラの挿入を行います。 さらにYieldAssistはテスタで不良判定されたデバイスを迅速に診断し、欠陥の位置と欠陥タイプを特定することによりICの歩留まりを高めます。
「メンター・グラフィックスの包括的なシリコン・テストツールは、UMCの65および40ナノメータ・プロセスなど先端IC テクノロジをターゲットにしています。UMCのリファレンス・フローでの認証は、様々な種類のデバイスに適用できる完全に検証済みのテストフローをユーザ に提供できる、ということを意味しています。」メンター・グラフィックス、Design-to-Silicon Division、Vice President and General Manager、Joe Sawickiはこのように述べています。
提供時期
UMCの65nmおよび40nmリファレンス・フロー向けテスト・ソリューションにはMBISTArchitect、BSDArchitect、TestKompress、YieldAssistが含まれ、すべての製品が現在提供可能です。
メンター・グラフィックスについて
メンター・グラフィックスは、EDA(Electronic Design Automation)のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。
Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。
DFTについて
本件に関するお問合わせ
メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com
ニュース/プレスリリース
- メンター・グラフィックス、3D-IC設計実現化でTSMC Partner of the Year Award受賞 (2011年11月14日)
- メンター・グラフィックス、STマイクロエレクトロニクスと共同でOlympus-SoC配置配線システムを使用した20nmテストチップのテープアウト完了を発表 (2011年11月07日)
- メンター・グラフィックス、ICテスト品質改善のため、UDFM(ユーザ定義故障モデル)とセル対応ATPGを追加 (2011年09月20日)
- ARMとメンター・グラフィックス、ARMベースデザインに対応する包括的なテスト・メソドロジを明確化 (2011年09月20日)
- メンター・グラフィックスとGLOBALFOUNDRIES、TessentおよびCalibreの機能を組み合わせ歩留まり解析を改善 (2011年09月01日)