2009年11月04日

メンター・グラフィックス・コーポレーション（本社:米国オレゴン州、以下メンター・グラフィックス）は、プロセス・ノードの微細化によりますます 複雑化し、さらに低消費電力化なども求められている、ミックスシグナルSoCへの移行において、ユーザが直面するテスト課題の解決を支援する戦略とロード マップを発表しました。この戦略の一部として、メンター・グラフィックスは数々の受賞歴を持つ組込み圧縮およびATPG（Automatic Test Pattern Generation）技術、ならびに先に買収したLogicVisionのBIST（Built-In Self-Test）技術を、新しい製品ブランドとなる「Tessent™」に統合します。Tessent製品ファミリは、業界で最も包括的な DFT（Design for Test）ならびにシリコンテスト・ソリューションであり、LogicVisionのSiliconInsight、メンター・グラフィックスのレイアウ トを考慮した故障診断ツール、そして新たに発表するTessent YieldInsight™を含むもので、ポストシリコンテスト、キャラクタライゼーション、さらには歩留まり解析のための解決策を提供します。

「市 場をリードするメンター・グラフィックスのスキャンベース・テストおよび歩留まり解析ツールとLogicVisionのBISTソリューションの組み合わ せにより、メンター・グラフィックスはシリコンテスト全般にわたってトップの位置にあります。今後はその強みをベースにして、新しいブランドである Tessent製品ファミリを、より幅広く、深く拡張し、業界で最も包括的かつ統合されたシリコンテスト、診断・デバッグおよび歩留まり解析のためのソ リューションを引き続き提供していきます。」メンター・グラフィックス、Design-to-Silicon Division、Vice President and General ManagerのJoseph Sawickiはこのように語っています。

シリコンテストおよび歩留まり解析の新たな課題
様々な要因により、DFTおよび出荷テストに求められる品質従来よりも格段に厳しくなっています。45nm以降のプロセス向けに設計され、低消費電力条件 や組込みマイクロプロセッサや、組込みメモリに対応し、さらにアナログ回路や高速シリアルI/Oを持つSoCの高品質なテストは極めて難しいものとなりま す。その結果、新規ICのテストプラン、実装、立ち上げに必要な期間は長期化し、製造テストに要する時間とコストも増大しています。より微細なノードへの 移行も、従来の故障解析技術では発見することの難しいシステマチック不良を招き、製造ばらつきが設計に与える影響が高まることになります。これにより量産 へ移行や量産時の歩留まりの立ち上げが遅れ、結果として利益率が低下する可能性があります。

包括的なソリューションを提供するメンター・グラフィックスのTessent製品ファミリ
メ ンター・グラフィックスのTessent製品ファミリは、これらの新しい課題に対して、決定論的ATPG、組込みパターン圧縮、さらにBISTまでをも組 み合わせて、一貫性のある製品群を提供いたします。メンター・グラフィックスはあらゆるタイプの要素回路（ロジック、メモリ、アナログI/O）、あらゆる 設計および実装フェーズ（テストプラン、RTL挿入、テスト検証、テープアウト、シリコン・キャラクタライゼーション、ウエハ・テスト、パッケージ・テス ト）そしてあらゆるテスト手法（ATPG、組込み圧縮、BIST、バウンダリ・スキャン、メモリリペア、故障診断、歩留まり解析）に対応した包括的なテス トソリューションを提供します。

今後のロードマップ
今後のメンター・グラフィッ クスのBIST製品は、旧LogicVisionプラットフォーム、ならびにメンター・グラフィックスのTestKompress®および FastScan™に基づいたものとなります。メンター・グラフィックスのこれまでのBIST製品およびLogicVisionのこれまでのATPG製品 の一部は販売終了となりますが、既存顧客に対しては新しい製品への移行までサポートが継続されます。またメンター・グラフィックスはSerDesならびに PLLテストのためのミックスシグナルBIST、およびLogicVisionが開発したSiliconInsightへの投資と開発を継続する予定で す。加えて、メンター・グラフィックスはすべてのTessent製品間の連携レベルの改良を続けることにより、Tessent統合フローを拡張して最新の 設計フローおよびスタイルをサポートし、テスト関連のこれからの課題にも対応するための機能をさらに追加していく計画です。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

DFTについて

• http://www.mentorg.co.jp/products/silicon-yield/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com