2009年11月04日

メンター・グラフィックス・コーポレーション（本社:米国オレゴン州、以下メンター・グラフィックス）は、先端デジタルICメーカー向けの歩留まり 解析ソリューション・ポートフォリオを拡張し、新製品Tessent™ YieldInsight™を発表しました。Tessent YieldInsightは、Tessent Diagnosisツール（旧製品名: YieldAssist™）が生成した膨大な量の製造テスト故障診断データを統計的に解析することにより、設計およびプロセス関連の歩留まり問題を発見、 推定し、IC製造品質レベルの向上に貢献します。

「TSMCでは、メンター・グラフィックスの故障診断ツールを昨年より使用 しています。その結果、メンター・グラフィックスのユニークなチェーン診断およびAt-speed診断機能により不良ダイを正確に診断し、ダイ内の問題箇 所を、ピンポイントで効果的に特定できることがわかりました。問題がセル内部であっても診断が可能で、これは物理解析においては大変重要な機能です。今回 発表された新しい統計的解析機能に対しても、メンター・グラフィックスとの協業を継続したいと考えています。」TSMC、Senior Director of Design Infrastructure Marketing、Shauh-Teh Juang氏はこのように述べています。

「STマイクロエレクトロニクス（以下ST）では診断ドリブンの歩留まり解析フロー を長年使用してきました。Tessent YieldInsightの統計的解析機能を使用することで、歩留まり問題を数日で特定するとともに、欠陥シグネチャを注意深く観測することにより、プロ セス変更の影響を判断することができます。STは1年以上に渡ってメンター・グラフィックスのソリューションの有効性を検証してきましたが、レイアウトを 考慮した診断機能のもたらす付加価値は非常に大きいと考えます。ソリューション全体としてもSTの設計およびテスト・インフラストラクチャへの適合性が高 く、現在では社内の製品グループで使用しているボリューム診断の自動化フローに統合されています。」ST、自動車製品グループ、設計･テスト担当エンジニ アリング･マネージャ、Davide Appello氏はこのように語っています。

「メンター・グラフィックスの歩留まり解 析ソリューションは、お客様による量産歩留まりの短期間立ち上げに極めて大きな影響を与えるでしょう。メンター・グラフィックスはシリコンテストのフェイ ルデータから統計的な情報を抽出し、これを基に設計もしくは製造プロセスのどこが歩留まり向上と品質改善に最も影響するかを正確に特定することにより、業 界で初めて本当の意味で設計とシリコンの間のループを閉じようとしています。」メンター・グラフィックス、Design to Silicon Division、Vice President and General Manager、Joseph Sawickiはこのように語っています。

診断ドリブンの歩留まり解析によるシステマチック問題への対応
65nm以降の先端テクノロジ・ノードで開発されているICは、わずかな製造ばらつきがICの性能低下や故障を招く原因になります。さらに、設計に固有な フィーチャーに影響される新しい欠陥メカニズムが生まれています。製造プロセスと、ばらつきにたいしてより敏感になったレイアウト・フィーチャー間の複雑 な関係により、システマチックな不良に起因する歩留まり低下問題が顕在化しています。ICメーカーは、論理設計およびレイアウト情報を、大量のテストフェ イルデータとあわせて扱うことができる歩留まり解析手法を必要としています。

メ ンター・グラフィックスのTessentソリューションは、Tessent Diagnosisツールによる自動化されたボリューム診断機能を、新しいTessent YieldInsightの高度な統計的解析およびデータマイニング技術と統合しています。Tessent YieldInsightは、設計と歩留まりとの相関性を見つける革新的な解析手法を提供し、従来の製造装置からの情報を収集することを中心とした歩留ま り管理システムを補完します。Tessent YieldInsightは、歩留まりおよび故障解析ツールから、一貫したフローで不良ダイの選択およびフィルタリング、同じ理由で不良となっているダイ のグループ化、これらのグループの様々な側面を解析するシステマチック不良による歩留まり低下メカニズムの識別と特定の手順をガイドします。

提供時期
Tessent YieldInsightおよびTessent Diagnosisは現在提供中です。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

DFTについて

• http://www.mentorg.co.jp/products/silicon-yield/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
コーポレート・マーケティング部
E-mail: mktg_mgj@mentor.com