2010年08月24日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、株式会社リコー（以下リコー）がTessent™ TestKompress®ソリューションを採用し、開発中である高周波無線用ICの最終ICテストにおいて、フルカバレッジをわずか3ピンを使用して達成したことを発表しました。さらに、このソリューションでは完全なテストを達成するためのパターンロード数を、10からわずか4に削減し、製造テスト時間を約60%短縮することに成功しました。

「従来、テストで使用できるI/Oピンの数が厳しく制約されているため、最終パッケージテストにおいて目標である100%スキャンテスト・カバレッジを達成することができませんでした。Tessent TestKompressは既存のテスト装置を継続して使用しながら、スキャンテスト時のテスタI/Oをわずか3ピンに削減し、しかもテスト時間を短縮する方法を提供してくれました。さらに、メンター・グラフィックスのソリューションは通常の製造用テストデータに基づいた優れたテスト故障診断機能を提供しており、故障した部品に特別な故障解析を実施する必要がなくなりました。」リコー、電子デバイスカンパニー 画像LSI開発センター CAD技術室 室長、門脇史明氏は上記のように語っています。

新しいテストフローでは、従来のテスト装置ハードウェア、テストパターン生成ソフトウェア、テストピン数などに対する制約を、Tessent TestKompressに含まれる特許取得済みのEDT（Embedded Deterministic Test）技術を適用することにより克服しています。このアプローチは、小規模なオンチップ回路（TestKompressによりRTLで生成）および独自のテストパターン生成アルゴリズムを組み合わせることで、高度に圧縮されたテストパターンをごく少数のI/Oチャネルを介してチップにロードするものです。スキャンインに1個、スキャンアウトに1個、クロックに1個、テストモード制御に2個のピンしか使用しない低ピン数ソリューションでありながら、Tessent TestKompressの極めて高い圧縮率により、パターンロード数を10から4に削減することに成功しました。今後の改良でさらに圧縮率を高めることで、リコーは複数回のパターンロードを完全に解消し、テスト時間をさらに短縮し同時にテスト・スループットを高めることを期待しています。

「メンター・グラフィックスのお客様は、テスト・カバレッジとテスト・スループットの根本的な改善を実現することにより、テスト品質の向上とコスト削減を同時に達成されています。単一のスキャンチャネルからも非常に高いレベルでテスト時間の短縮とテストデータの圧縮を達成できることで、Tessent TestKompressは今日市場で求められるさまざまな要件に対応する幅広いデバイスを効果的にテストする柔軟性を提供します。」メンター・グラフィックス、Silicon Test Solutions、Director of Marketing、Greg Aldrichは上記のように語っています。

メンター･グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソ リューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品お よびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフ トウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpを ご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

シリコンテストおよび歩留まり解析について

• http://www.mentorg.co.jp/products/silicon-yield/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
E-mail: mktg_mgj@mentor.com