2011年11月14日

メンター・グラフィックス・コーポレーション（本社: 米国オレゴン州、以下メンター・グラフィックス）は、3D-IC設計実現化（Design Enablement）における役割が評価され、Taiwan Semiconductor Manufacturing Company Ltd.（本社: 台湾 新竹、以下TSMC）のTSMC 2011 Partner of the Yearに選ばれたことを発表しました。メンター・グラフィックスとTSMCとの協業により、シリコン・インターポーザの統合テクノロジを用いたマルチダイ・システムの設計を検証する堅牢なフローが実現できました。

「メンター・グラフィックスは、複数ノードの物理検証環境を提供するTSMCのパートナーです。システムがシングルダイからマルチダイに移行する間にも、先端技術開発における有意義な貢献を続けてくれています。」TSMC、Design Infrastructure Marketing、Director、Suk Lee氏は、上記のように語っています。

「今回の受賞は、市場からの一般要求の立ち上がり以前に、堅牢で実現場での使用に即したツールを相互の顧客に提供し、設計技術革新を継続していくというメンター・グラフィックスの決意が評価されたものとして、大変光栄に思っています。」メンター・グラフィックス、Design-to-Silicon Division、Vice President and General Manager、Joseph Sawickiは、上記のように語っています。

Calibre®プラットフォームは、Si貫通電極（TSV）を持つシリコン・インターポーザで構成された設計のデザインルール・チェック（DRC）、レイアウトvs.回路図（LVS）チェック、デザイン抽出をサポートしています。Calibre機能セットにCalibre 3DSTACKという簡易拡張機能を追加することにより3D-IC設計に対応できるため、顧客は既存の設計フローをほとんど変更することなく新しいテクノロジを採用でき、現在の2Dチップ設計と同じCalibreサインオフデックを使用できます。

メンター・グラフィックスのシリコンテスト製品スイートTessent®もまた、3D-IC設計の総合テストをサポートしています。Tessent使用すると、ロジック、スタックメモリ、搭載型CPUコアおよびWide I/Oバスや高速シリアルI/Oを使用した3Dとインターポーザのコンフィギュレーションのテストが可能です。

メンター・グラフィックスについて
メンター・グラフィックスは、EDA（Electronic Design Automation）のテクノロジ・リーダーとして、高性能な電子機器を短期間でよりコスト効率よく開発するためのハードウェアおよびソフトウェアのソリューションを提供しています。ますます複雑化する基板およびチップ設計の世界でエンジニアが直面する様々な設計上の課題を克服するための革新的な製品およびソリューションを提供します。メンター・グラフィックスは業界で最も幅広いクラス最高の製品ポートフォリオを有し、EDAベンダとして唯一組込みソフトウェア・ソリューションを持っている企業です。メンター・グラフィックスについての詳しい情報はhttp://www.mentorg.co.jpをご覧ください。

Mentor GraphicsはMentor Graphics Corporationの登録商標です。その他記載されている製品名および会社名は各社の商標または登録商標です。

ICナノメータ設計について

• http://www.mentorg.co.jp/products/ic_nanometer_design/index.html

シリコンテストおよび歩留まり解析について

• http://www.mentorg.co.jp/products/silicon-yield/index.html

本件に関するお問合わせ

メンター・グラフィックス・ジャパン株式会社
マーケティング部
エリソン　有理
E-mail: yuri_ellison@mentor.com