Tessent BoundaryScan

Tessent BoundaryScanは、いかなる規模や複雑さのICにもIEEE 1149.1準拠のバウンダリスキャンおよび TAPControllerを自動で追加することにより、ICエンジニアの開発負担を軽減し、Time-to-Marketの短縮に貢献します。

 

バウンダリスキャンロジックには、あらゆるパッケージレベルでの製造テスト、シリコンデバッグ、システム検証など、IC のライフサイクル全体でチップ内部にアクセスする手段を確保できます。この結果、I/Oセルの欠陥やIC間のボード配線の問題を出荷前に検出でき、フィールドサポートコストの削減と顧客満足度の向上が実現します。

特長と利点

  • すぐに使えるライブラリ形式のバウンダリスキャンセルやシミュレーションにおける検証を自動化するテストベンチが提供されるため、最小限のテスタハードウェアでテストが行え、IC開発コストが削減
  • 階層型バウンダリスキャンの容易な統合、自動ルールチェックとインタラクティブ形式のデバッグ、ボードテストプログラムへの手軽な統合により、Time-to-Marketを短縮
  • ICのI/Oセルの故障検出、およびIC間配線の効果的なテストにより故障返品を削減
  • 包括的な階層型RTLインテグレーションと検証フロー
  • サブブロックやコアに組み込まれたものを含め、カスタム定義のバウンダリスキャンセルをサポート
  • I/Oリークを非接触方式で測定
  • IEEE 1149.1と1149.6を両方サポート
  • Tessent製品および機能全体で完全なプラグ&プレイ互換性を確保

Tessent BoundaryScan AC オプション

  • IEEE 1149.6バウンダリスキャン
  • 1149.6準拠のTAPコントローラおよびバウンダリスキャンセル用のRTLコードを生成および統合

Tessent Training

We have training courses available for Tessent products in our training centers around the world, online, or at your site. Tessent training courses

製品情報リクエスト