アルファベット順製品一覧リスト

  • Tessent BoundaryScan

    Tessent BoundaryScanは、どのような規模や複雑さのICにもIEEE 1149.1準拠のバウンダリ・スキャン・サポートを自動で追加可能です。バウンダリ・スキャンロジックには、あらゆるパッケージレベルでの製造テスト、シリコン・デバッグ、システム検証など、ICのライフサイクル全体でアクセスできます。

  • Tessent Diagnosis

    Tessent Diagnosisは、正確で高分解能の故障診断を実行し、各故障について最も可能性の高い不良メカニズム、論理位置、物理位置を特定します。このツールは、製造テストから得た故障データ、スキャン・テスト・パターン、設計データを利用し、不良の原因となっている欠陥の位置を特定、分類します。

  • Tessent FastScan

    Tessent FastScanは、幅広い故障モデル、包括的なデザインルール・チェック、広範なクロッキング・サポート、パフォーマンス指向のパターン圧縮を実現する革新的なアルゴリズムを備えた、業界で最も多機能なATPGツールです。

  • Tessent LogicBIST

    Tessent LogicBISTは、ICのデジタル・ロジック部をテストするための業界最先端のBISTソリューションです。特に、ナノメータSoCデザインにおけるテストコストの削減とTime-to-Marketの短縮、そしてテスト品質の最大化のためのユニークな機能が用意されています。

  • Tessent MemoryBIST

    Tessent MemoryBISTは、組み込みメモリのat-speedテスト、診断、リペアに対応した包括的ソリューションを提供します。このソリューションは階層型アーキテクチャを採用しており、BISTおよびセルフリペア機能をトップレベルだけでなく各コアにも追加可能です。

  • Tessent PLLTest

    Tessent PLLTestは、PLL、DLL、クロック・シグナルの完全なパラメトリック組み込みテストを提供します。

  • Tessent SerdesTest

    Tessent SerdesTestは、マルチGb/s SerDesの完全なパラメトリック組み込みテストを提供します。

  • Tessent SiliconInsight

    Tessent SiliconInsightでは、Tessent BISTの機能を組み込んだデバイスのインタラクティブ形式によるテスト・ブリングアップ、デバッグ、シリコン・キャラクタライゼーションを自動化できます。これにより、シリコン・デバッグとデバッグ段階におけるチップ設計者とテスト・エンジニアの生産性が飛躍的に向上し、Time-to-Marketの短縮を図ることが可能です。Tessent SiliconInsightは、ベンチトップおよびATE環境に対応したインタラクティブなデバッグおよびキャラクタライゼーション機能により、テストおよびシリコンのブリングアップ時間を短縮します。

  • Tessent SoCScan

    Tessent SoCScanは、メンター・グラフィックスのATPGソリューションであるTessent TestKompressとTessent FastScanを補完する製品で、階層型のスキャンおよびクロック制御インフラストラクチャを容易に挿入して実動作速度テストと効果的なテスト再利用を実現します。

  • Tessent TestKompress

    Tessent TestKompressは、最高品質のスキャンテストと圧倒的な低テストコストを実現する業界最先端のATPGツールです。業界でも定評のあるTessent TestKompressのATPGエンジンにより、効果的な故障モデルがロジック・デザイン全体に適用されます。受賞歴のあるメンター・グラフィックスのテストパターン圧縮技術、EDT（Embedded Deterministic Test）により、出荷テストコストも抑制できます。

  • Tessent YieldInsight

    Tessent YieldInsightは、診断データを統計的に解析し、故障解析の前の段階でシステマティックな歩留まり制約要因を特定して問題を切り分けます。これにより、物理的な故障箇所の特定にかかるコストが削減され、これまで数週間かかっていた歩留まり低下の原因特定が数日で完了します。システマティックな欠陥の存在が明らかなダイは自動的に識別されるため、不良解析時のダイ選別も容易に行えます。