Tessent LogicBIST

Tessent LogicBISTは、ICのデジタルロジック部をテストするための業界最先端のBIST(Built-In Self-Test)ソリューションです。特に、ナノメータSoC設計をテストするコストの削減とTime-to-Marketの短縮、そして最大限のテスト品質を実現するためのユニークな機能が用意されています。

 

Tessent LogicBISTは完全な階層型ソリューションで、コア間の完全なテスト移植性、および製品ライフサイクル全体を通じた完全なテスト再利用性が確保されます。

ハイライト

2010 – Tessent LogicBIST- Finalist Test-of-Time: Test & Measurement World

  • 遷移故障に対する高いカバレッジ、シグナルインテグリティによる選別、モデル化できない故障に対する高いカバレッジにより、フィールドリターンを削減
  • ロジックBIST構造の迅速な挿入、テストデバッグ時間の短縮、組み込みテスト回路を挿入したコアの完全な再利用により、Time-to-Marketを削減
  • 最小限のテスタハードウェア要件によりテストコストを削減
  • 特許技術のテストタイミングアーキテクチャにより、効果的なat-speedテストと電力制御が可能
  • 包括的なRTLまたはゲートレベルの自動化フローによる迅速なテストインテグレーション
  • 広帯域の擬似乱数パターンの適用による高いn回検出(故障カバレッジ)
  • IEEE 1500準拠の分散型テストアクセスアーキテクチャおよびメンター・グラフィックスの特許技術であるシェアードアイソレーションにより、階層型のテストインテグレーションを実現
  • 階層型の組み込みソリューションにより、コア間の完全なテスト移植性を確保
  • 製品ライフサイクル全体を通じた完全なテスト再利用性
  • テストパターンを管理する必要がないため、製造工程へのハンドオフが容易化

関連製品

Tessent TestKompress

Tessent LogicBISTはスタンドアロンのテストストラテジとして、またはTessent TestKompressと連携させて使用できます。これら2つのソリューションを組み合わせると、擬似乱数、デターミニスティック、または圧縮+デターミニスティックのパターンを任意の組み合わせで適用できます。これにより、テスト時間とテスト品質を効果的かつ柔軟に両立させることができます。詳細

製品情報リクエスト