Tessent PLLTest

Tessent PLLTestは、PLL、DLL、クロック信号に対応した完成度の高いパラメトリック組み込みテストを提供します。ジッタ、位相遅延、デューティ・サイクル、周波数比、ロック時間、およびロック範囲といったパラメータを、IEEE 1149.1 TAPインタフェースを介して、テストのセットアップから限界テストのためのオンチップ比較まで含めて、すべて100ms未満で測定できます。

Tessent PLLTestは、メンター・グラフィックスの特許技術であるULTRA(Unlimited Time-Resolution Analysis)テクノロジを採用しています。4kゲートのULTRAモジュール1つでPLLをいくつでもテストでき、1つのTAPコントローラ(またはIEEE 1500 WTAP)で任意の数のULTRAモジュールに接続できます。

製品デモ

デザインに含まれるオンチップPLLをテストする方法をご存じですか。この製品デモでは、PLLの性能をはじめ、IC全般のタイミングをオンチップで測定できるメンター・グラフィックスのBISTソリューションの機能と特長について紹介します。このソリューションは極めて高速にテストを実行でき、設計とテストの大部分を自動化できるほか、独自の診断測定機能も備えています。

ビデオを表示[英語]
thumbnail

Tessent PLLTest

製品デモ[英語]

特長と利点

  • ピコ秒単位の精度によるジッタの測定: ヒストグラムまたはRMS、タイミング・ジッタ(ループ帯域幅に依存)、周期ジッタ(VCOノイズに依存)
  • ピコ秒単位の精度による位相ノイズおよびデューティ・サイクルの測定: 任意の同期出力周波数で任意の数の出力
  • ロック時間の測定: 1クロック・サイクル精度で任意の周波数偏差
  • 設計とテストの自動化: RTL挿入とテストベンチ生成、キャラクタライゼーション、量産テスト、再現性解析

関連製品

Tessent SiliconInsight

Tessent PLLTestには、Tessent SiliconInsightミックスシグナル・ソリューションが含まれます。このインタラクティブな機能を利用すると、サポートされているすべてのPLL組み込みテストをPCまたはテスタで即座に実行可能です。Tessent SiliconInsight