Tessent Scan

Tessent Scanは、スキャンテストストラクチャをネットリストに挿入し、すぐにスキャンテスト/パターン圧縮できる設計を容易化します。
ATPG(自動テストパターン生成)で、その設計に最も効果的なスキャンアーキテクチャを生成して追加し、高品質のテストを実現します。スキャンフロップの再配置やスティッチングを実行し、テストの限界を探るために設計を解析するとともに、テストに関連するDRC(デザインルールチェック)を実行して違反個所を自動修正します。

特長と利点

  • あらゆるツール環境で動作し、テスト品質を改善
  • 設計階層の全レベルで、インテリジェントなスキャン挿入と接続を提供
  • Mux-DFF、Clocked-Scan、LSSD、設計スタイルの混在に対応
  • 包括的なDRCを実行し、テストできない可能性のある個所を設計サイクルの初期に特定
  • よくあるテスト容易性問題を自動修正
  • レイアウトベースのスキャン命令に対応し、最適なチェーンレイアウトを実現
  • IEEE 1500準拠のテストストラクチャを挿入するため、SoC設計向けのブロックベーステスト戦略が可能
製品情報リクエスト