Home 製品情報シリコンテストおよび歩留まり解析（DFT）シリコン歩留まり改善

シリコン歩留まり改善

Tessentシリコン歩留まり改善製品ラインは、シリコン・デバッグおよび歩留まりランプアップ段階における生産性を向上させ、テスト・ブリングアップ、シリコン・キャラクタライゼーション、診断ドリブン型の歩留まり解析、不良解析のためのソリューションを提供します。統計的解析とスキャン診断を組み合わせることにより、歩留まり低下の原因を短期間で解明できることが実証されています。

製品

Tessent SiliconInsight Tessent SiliconInsightでは、Tessent BISTの機能を組み込んだデバイスのインタラクティブ形式によるテスト・ブリングアップ、デバッグ、シリコン・キャラクタライゼーションを自動化できます。これにより、シリコン・デバッグと、デバッグ段階におけるチップ設計者とテスト・エンジニアの生産性が飛躍的に向上し、Time-to-Marketの短縮を図ることができます。Tessent SiliconInsightは、ベンチトップおよびATE環境に対応したインタラクティブなデバッグおよびキャラクタライゼーション機能により、テストおよびシリコンのブリングアップ時間を短縮します。
Tessent YieldInsight Tessent YieldInsightは、診断データを統計的に解析し、故障解析の前の段階でシステマティックな歩留まり制約要因を特定して問題を切り分けます。これにより、物理的な故障箇所の特定にかかるコストが削減され、これまで数週間かかっていた歩留まり低下の原因特定が数日で完了します。システマティックな欠陥の存在が明らかなダイは自動的に識別されるため、不良解析時のダイ選別も容易に行えます。

Tessent Diagnosis Tessent Diagnosisは、正確で高分解能の故障診断を実行し、各故障について最も可能性の高い不良メカニズム、論理位置、物理位置を特定します。このツールは、製造テストから得た故障データ、スキャン・テスト・パターン、設計データを利用し、不良の原因となっている欠陥の位置を特定、分類します。