技術文献

その他の技術文献

ロジックBISTの適用範囲と使用方法

Posted in: ロジックテスト

ロジックBIST(Built-in Self-Test)を重要なテスト・アプローチかつ有用なメソドロジとして活用できる場面があります。本稿では、Tessent LogicBISTによってサポートされるロジックBISTの一般的な用途とトレードオフについて解説します。

Download

メンター・グラフィックスのTessentプラットフォームによる3D-ICテスト

Posted in: ロジックテスト

3次元積層IC(3D-IC)は複数のダイを積層したもので、ムーアの法則の変化に対応するための決定的な要素として半導体業界の注目を集めています。現行のインテグレーションやインターコネクト手法としては、ワイヤボンドやフリップチップなどが長期にわたって採用されてきました。
Xilinx、Samsung、IBM、SEMATECHは2011年または2012年に、インターポーザを介して接続する3Dチップを製造開始する見込みです。インターポーザはSi貫通ビア(TSV)に基づいており、業界の3D化にとって必然的な技術と言えるでしょう。
TSV は次世代の3Dインテグレーションにおいて、ダイ間インターコネクトの主要技術となっています。半導体業界では、3D-ICをTSV接続へと移行するにあたって、半導体産業に3 つの新たなテスト課題が出てくると考えられます。本稿では、課題を解決する方法について取り上げています。

Download

ナノメータLSIの量産に不可欠なテストパターン圧縮技術

Posted in: ロジックテスト

半導体製造プロセスの進化に伴い、故障発生メカニズムは著しく変化しています。出荷製品の品質レベルを維持しつつ設計規模の増大に対応するには、ストラクチュアル・テストを強化してDPM(Defects Per Million)をさらに低減させることが不可欠です。当然テストパターン・ボリュームが肥大化するため、テストパターンの圧縮がテストコスト低減の鍵となります。テスト品質やテストカバレッジ(故障検出率)を維持しながら設計規模の増大に対応するために、極めて高レベルのテスト圧縮技術が半導体メーカーには必要とされています。

Download