FPGA/PLD
リソース
|
|
|
|
|
|
|
|
|
|
|
|
FPGA/PLD
統合されたFPGA設計フロー
- 設計入力 −複雑なHDL設計の管理、作成、解析
- シミュレーション −プラットフォームや言語に依存することなく複雑な設計をシミュレート
- 合成 −複雑なFPGAおよびASIC設計に対応した先端合成技術
技術情報
テキストベース設計のチャレンジ RTL再利用の加速 FPGAのパフォーマンス向上のためのリタイミング手法 複雑なステートマシンにおけるクオリティ向上
| イベント |
|||||||||
|
|||||||||
| ニュース |
|||||||||
|
|||||||||
| テクニカルペーパー |
|||||||||
|
|||||||||
| カスタマーサポート |
|||||||||
|
|||||||||
|
|||||||||
製品評価、デモ版リクエスト
|
|||||||||
|
日本語SupportNet: LOGIN
|
