パワー・アウェア検証
パワー・アウェア・シミュレーションで確実に設計を機能させる仕組み
メンター・グラフィックスのパワー・アウェア・シミュレーションにより、電力管理手法をRTLで機能検証できるので、労力と時間の両方の面でコストを大幅に削減できます。
パワー・アウェア・シミュレーションは通常のRTLコーディング方式で動作するため、ステート・データ用にゲート・レベルのリテン ションセルを手作業でインスタンス化する必要がなく、電力制御ネットワークをRTLの機能仕様と緊密に結び付ける必要がありません。このため、RTLコー ドを変更せずに過去のRTLブロックを簡単に再利用でき、ターゲットの電力対応環境とは切り離して再利用可能なブロックを新規作成できます。
パワー・アウェア検証では、次のことを行います。
- RTL設計に含まれるシーケンシャル要素(レジスタ、ラッチ、およびメモリ)をすべて特定する。
- RTL設計に電力制御ネットワークを重ねる。
- 適切な保持セル・モデルの動作を盛り込む。
- 電源のオン、オフの状況でローパワー設計の特定の仕様意図を反映するように、設計の動作を動的に修正する。
パワー・アウェア検証の仕組み
UPFは既存のRTLにパワーに関する機能を追加して拡張したもので、パワーコントローラとRTLの拡張とを結びつける役割があります。このため、パワー関連の機能をゴールデンRTLに組み込むことなくRTLの機能検証が簡単に行えます。
シミュレーションは通常、ローパワー設計の仕様とRTLの機能仕様を統合した後に行います。一般的に、ソフトウェアのパワー管理システムを模すテス トベンチが、パワー管理ブロック(PMB)でシステムのさまざまなパワー状態を実行します。PMBは、電源のオン/オフ、分離の有効化/無効化、クロック ゲーティング、および保存とリストアのプロトコル実行を行って、これらのシステムの状態をインプリメントします。
テストベンチは、PMBにより指定ドメインのパワーが遮断されているときに、「通電」部分が継続して適切に動作することを検証できます。PSLまた はSVAで作成したアサーションを使用して、電源のオン/オフ、保持、および分離の正しいシーケンスを検証できます。また、システムのさまざまな電力状態 で、設計の「通電」部分が適切に動作することを検証する際も使用できます。
(テスト・スティミュラスに基づく)パワー管理方針で、あるパワードメインをオンにする必要があると決定した場合、PMBは以前オフにしたパワード メインに電力を供給し、シーケンシャル要素に保持値のリストア・シグナルを送信します。パワードメインで既知の良好な状態が持続し、システム全体が確実に 正常動作を続けることを継続して検証します。
パワー・アウェア検証はその結果、パワーアーキテクチャとインプリメンテーションについて次のような機能的なバグを検出します。
- パワー復帰時に機能をリストアするのに十分なステート情報を保持できない。
- 出力値への依存。
- 異なる電力ドメインにあるステート・マシンが連動するときに、デッドロックやライブロックの状況が発生する問題。
- PMBによる保存やリストアの動作の不適切なシーケンス。
- 非保持ブロックの電源オン時に、ブロックを既知の良好な状態にリセットできない。
- 非動作バイアス電力状態にあるドメインの動作。
技術的なヒント
デザインの一部のパワーをオフにするときには通常、パワー復帰時にデバイスが正しい動作を再開できるように、シーケンシャル要素の状態を保持する必 要があります。ゲート・レベルでは、保持機能を持つために、特殊な保持フリップ・フロップや、ラッチが使用されます。RTLのシミュレーションを行うとき には、パワーを考慮した動作モデルを作成する必要があります。このモデルは、ゲート・レベルの保持ラッチやフリップ・フロップの電力に対する動作を模擬的 に実行します。
RTレベルでは、UPFのmap_retention_cell文を使用して、特定の領域や要素に保持動作をマップできます。その後、シミュレータ がモデルを使用して指定要素の保持動作を実行します。これが、RTLコードを変更することなく、保持方針が正しいことを検証する仕組みです。
参考情報
パワー・アウェア検証
オンデマンドWebセミナー: 新しい規格、検証ツール、検証手法によって、ソフトウェア・コンポーネントを含むローパワー設計をRTLの早い段階で検証する方法を紹介します。 Webセミナーを表示[英語]
製品
Questa Advanced Simulator
先進的なデバッグ機能を高パフォーマンスかつ高キャパシティのシミュレーション環境に統合しました。Verilog、SystemVerilog、VHDL、SystemC、PSL、UPFをほぼ完璧な形でネイティブ・サポートしています。
Questa Codelink
RTLやゲート・レベルのプロセッサ・モデルを使用したプロセッサ・ベース設計の機能検証を行うための高度なデバッグ・ツールセットです。プロセッサの可視性を向上し、プロセッサ駆動型テストのデバッグ時間を短縮します。デザインの変更やシミュレーション結果を変えることなく、既存のプロセッサのサインオフ・モデルに接続できます。
Questa CDC Verification
クロック・ドメイン間のやり取りに注目したソリューションです。シミュレーション・ベースの検証手法では対処できない、重要なエラーの多くに対応できます。
Questa Formal Verification
シミュレーション・ベースのRTL設計の検証を補完するもので、設計のあらゆる動作を解析してエラー・ステートを検出します。
FormalPro
ASICおよびICのリグレッション・テストに対応したメンター・グラフィックスのハイ・キャパシティ等価性検証ソリューションです。FormalProは、フォーマル検証手法を利用して設計とゴールデン・リファレンス・モデルの等価性を証明します。
データシート
ローパワー・ソリューション
ESL(Electronic System Level)設計
メンター・グラフィックスが提供する次世代ツールにより、初期のアーキテクチャ探索段階で忠実なモデリングとシミュレーション性能が得られます。
ICインプリメンテーション
メンター・グラフィックスの配置配線ソリューションであるOlympus-SoCはUPFに準拠しており、配置/配線/最適化の各段階でさまざまなローパワー設計方式に対応しています。
パワー・アウェア検証
メンター・グラフィックスのパワー・アウェア・シミュレーションにより、RTLでパワー管理手法を機能検証できるので、労力と時間の両面でコストを大幅に削減できます。
ローパワーのリソース
PCB設計向けのシステム・レベルにおけるパワー検討課題
オンデマンドWEBセミナー: 今日のPCB設計に必要なパワー分散に共通する問題点を考えます。適切な電圧を供給する手法について論じます。 Webセミナーを表示[英語]
電力を考慮したフィジカル・インプリメンテーション
オンデマンドWEBセミナー: 設計の制約条件をすべて満たし、ベストなQoRのモードとコーナーを実現した上で、配置配線環境で電力をどう考慮するかについて論じます。 Webセミナーを表示[英語]