バッテリ駆動のデバイスであってもコンセントに接続するシステムであっても、
現在ではパワーの制約に合わせた設計が重要です。
メンター・グラフィックスのテクノロジを使用することで、ESL（Electronic System Level）から機能検証、フィジカル・インプリメンテーションにいたるまで、設計フローの各段階でパワーの問題に効果的に対処できます。
設計の初期段階でパワーの問題に取り組むことが理想的ですが、システムの機能、性能、および製造性に関する既存の要件とパワーのバランスをとることが実現への近道です。
メンター・グラフィックスのローパワー・ソリューションは、製品設計に成功しているパートナーと共同で開発されたため、目的の作業を正しく処理するために必要なものを提供しています。メンター・グラフィックスのテクノロジはベースにUPF（Unified Power Format）を採用しており、パワーに基づくアーキテクチャの定義、パワー・アウェアの方針作成、ローパワー設計の検証などをTLMからGDSIIまでのフロー全体で実行できます。
ESL（Electronic System Level）設計
ローパワー設計フローの成功のカギは、設計の早い段階で高位レベルのアーキテクチャ探索を行い、要件とパワーのバランスをとることです。RTLのインプリメンテーション前に、選択したアーキテクチャの安定性解析、ソフトウェアの動作、およびデータ・セットの影響をすべて理解しておく必要があります。インプリメンテーションの詳細を追加することにより、一層正確なアーキテクチャ・モデルが得られ、インプリメンテーションを進めるにつれてシステムのパフォーマンスとパワーを検証できます。 ESL設計の詳細
パワー・アウェア検証
パワー要件の機能検証はこれまでゲ—ト・レベルで行われていました。このレベルでの欠陥修正は、リソースと設計サイクルの点で高コストです。現在、設計チームは、従来のRTL設計フローを保持し、ブロックが再利用できる、RTLレベルでのパワーを考慮した検証ができる革新的な手法に移行しています。パワー・アウェア検証の詳細
ICインプリメンテーション
厳格なパワーの制約に適合するには、設計を念入りに立案するだけでなく、次に示す機能を持つ強力なフィジカル・インプリメンテーション・システムが必要です。
- モード/コーナーの全シナリオでタイミング、パワー、その他の設計制約に対応するマルチ・コーナー、マルチ・モード（MCMM）並列最適化
- マルチ電圧、パワー・ゲーティング、DVFSなどの高度なローパワー・メソドロジ用のアーキテクチャのサポート
- クロック・ツリーのパワーの最適化
オンデマンドWEBセミナー
このWebセミナーは6回シリーズです。主要となるテクノロジ、エネルギーの高効率化に向かう市場の動向、設計プロセスの各段階で電力に対処する方法を紹介します。 Webセミナーを表示[英語]
効果的なSoC検証: ハードウェアとソフトウェアの課題
概要: プロジェクトのスケジュールと品質条件を満たしつつ、フルチップ検証を行うにはどうしたら良いでしょうか。組込みCPU、バス構造などから構成されるSoCを検証することを目指し... 詳細を表示[英語]
ローパワーのリソース
PCB設計向けのシステム・レベルにおけるパワー検討課題
オンデマンドWEBセミナー: 今日のPCB設計に必要なパワー分散に共通する問題点を考えます。適切な電圧を供給する手法について論じます。 Webセミナーを表示[英語]
電力を考慮したフィジカル・インプリメンテーション
オンデマンドWEBセミナー: 設計の制約条件をすべて満たし、ベストなQoRのモードとコーナーを実現した上で、配置配線環境で電力をどう考慮するかについて論じます。 Webセミナーを表示[英語]