Calibre DFM

Calibreで真の製造設計が可能

ナノメータのノードにおいては、プロセス・シミュレーションを使用することで、ランダム・パーティクル欠陥、システマチックばらつき欠陥、リソグラフ精度、CMP影響など、極めてレイアウト特有の弱さに関する問題について非常に精巧な予測を行うことができます。

賞を獲得したCalibreのDFMツールは高品質モデリング機能と解析機能を搭載しており、性能向上、エリア縮小、問題ある構造の最小化のために、どの設計領域にどれだけ時間を費やせば良いのかを判断するのに役立ちます。

ランダム・パーティクル欠陥が減少

ランダム・パーティクル欠陥はIC製造における現実問題であり、この欠陥の数や度合は、レイアウト・フィーチャーやその間隔が縮小するにつれて大きくなります。 Calibreは、設計内の影響を受けやすい場所を識別して除外します。

推奨設計ルールは、製造情報を採用して、ランダム・パーティクル欠陥が発生する総合的リスクを減少させる間隔を指し示します。一方、推奨ルールは幾千個ものルール違反を生成し、一番致命的なものがどれかは教えてくれません。Calibre YieldAnalyzerのCAA(クリティカル・エリア解析)はプロセスのパーティクル寸法および可能性分布の製造情報を使用し、平均以上にランダム・パーティクル欠陥に影響されやすいICレイアウトの特定エリアを識別します。推奨ルールとCalibre YieldAnalyzerを一緒に使用すれば、設計の調節に優先順位をつけられ、テープアウトを遅らせることなく生産チップにショートやオープンを引き起こすリスクを最小化できます。

Calibre YieldAnalyzerは、設計のすべてのベース・レイヤとインターコネクト・レイヤにCAAを実行し、重り付きスケールで違反に優先順位をつけ、ランダム・パーティクルに最も影響されやすい固有の性質を特定します。グラフやレポートが作成され、レイアウト改善のトレードオフについて評価できます。最も影響を受ける箇所に集中することができるので、生産性と歩留まりの両方が向上します。

プロセスばらつき欠陥を最小化

また、Calibre YieldAnalyzerは、従来の推奨ルール解析の柔軟な拡張機能であるCFA(クリティカル・フィーチャー解析)を実行します。製造プロセスのウィンドウ全体でばらつきが起こりやすい物理的設計エリアの識別用にファウンドリが供給したプロセス特有の情報を利用して、レイアウト寸法を歩止まり関連方程式に自動的に当てはめるモデルベース方式を採用しています。CFA解析では、リソグラフィ、CMP、抵抗安定性、エッチング・プロセスなどを含む多様なシステマチックばらつき問題のために起こる「ホットスポット」の可能性を特定します。

そして、結果はチャートやグラフで閲覧でき、問題のあるフィーチャーを迅速に改良することができます。Calibre YieldAnalyzerは、このようなホットスポットを素早く探し当て、どのようなレイアウト変更が最良の改善となるのかを判断可能にするための具体的なガイダンスとなります。

リソグラフィばらつきを減少

Calibre LFDは、ある特定のリソグラフ・プロセスのウィンドウにおけるレイアウトプリント工程のシミュレーションを行うことによる、「リソ・フレンドリー」な設計を作成するお手伝いをします。「LFDクリーン」かつ「DRCクリーン」なサインオフの達成を可能にし、高度プロセス・ノードの生産品質が確実に向上します。

Calibre LFDの解析機能は、配置配線ツールと併用でき、「リソ・アンフレンドリー」なパターンがレイアウト中に生成されるのを防いだり、または、DRCとの組み合わせでは、調節が必要となる可能性があるレイアウトの「ホットスポット」を識別して、生産中のイメージ忠実度を向上させることができます。

平坦ばらつきを減少

化学機械研磨(CMP)の影響は基本的にパターンに依存します。パターンが隔離されているか、隙間なく配列されているかに関わらず、研磨時間と結果の両方に影響を与えます。同様に、回路の性能もまた、物理レイアウトのCMPへの反応の仕方に影響されます。 厚みと容量値両方のばらつきのコントロールは容易な作業ではありません。

Calibreのモデルベースの平坦化フローはCalibre CMPAnalyzer機能およびCalibre YieldEnhancer機能を内蔵しており、メタル厚のばらつきを減少させ、動作歩留り/パラメトリック歩留り両方を向上させます。

Calibre YieldEnhancerの単体機能であるSmartFill機能によって、設計密度に基づいて自動的にフィルレイヤを直接レイアウトに追加します。一方、さらに精度を上げたい場合は、Calibre CMPAnalyzerで、レイアウト密度、密度勾配、規模に関する評価に基づいて最善のフィル作戦を決定します。高度な「モデルベース・フィル」方式によって、寄生容量やそのタイミングへの影響を最小に抑えながら、平坦性を最大限に高めてディッシングや厚みのばらつきに起因するブリッジ欠陥を抑えることができます。

Calibre CMPAnalyzerとCMPシミュレータを併用すれば、設計内で特定の平坦性問題をハイライトさせて閲覧することができます。CMPAnalyzerを使用すれば、レイヤごと、または、レイアウトで選択したエリアの反ディッシング・ブリッジのデータを視覚的にレビュー、検査できます。

CMPパラメトリック推測の正確な予測には、CMPプロセスのばらつき、設計特有の考慮事項、設計の追加メタルフィルの影響に関する認識が必要です。Calibre CMPAnalyzerによって生成された厚さの値もまた、Calibre xRCツールに送り込み、寄生抽出の精度をさらに高くすることができます。併用すれば、Calibreツールによって、よりシリコン結果にマッチする、極めて精度が高い回路シミュレーションを駆動するデバイス/インターコネクト・パラメータ付きの、包括的3D回路モデルを作成することができます。

Calibreの長所

フル統合Calibre階層ジオメトリ・エンジンで動作するすべてのCalibreファミリ製品がOASISデータベース形式と互換性があり、統一化されたコマンド言語を搭載し、マスクフローに対するフル統合設計を独自の方法で可能にします。

ランダム/システマチック・プロセス解析を精密なファウンドリ・プロセス・モデルに内蔵することにより、Calibre nmプラットフォームは、設計の製造実現性に対する複合的効果をもたらすだけでなく、さまざまな歩留まり制限要素を考慮に入れ、製造可能性改善項目に優先順位をつけ、製造性の向上に導きます。

65 nmを超えてプロセスが進化するにつれて、EDAツールと製造工程間の密接な連携がますます重要となります。モデルベースの検証、解析、視覚化では、性能や歩留まりに実際に影響を与えるエラーが示され、最大の利益をもたらす部分に時間と焦点を充てることができます。Calibreのフル装備の製造設計ツールがあれば、Calibre物理検証プラットフォームは、先端プロセス・ノードにおける総合的な歩留まり管理方式となります。

Calibre DFM製品

メンター・グラフィックスでは、生産において実証済みの強力なHyperscalingアーキテクチャを基盤に構築された、業界で最も広範囲な、最高精度を持つ、最高性能のDFMソリューションを提供しています。

製造ばらつきの課題

設計

メンター・グラフィックスのばらつきとタイミングを考慮した自動配置配線システムは、多数のモードとコーナーで優れたパフォーマンスと高い歩留まりの両方を同時に実現する「コレクト・バイ・コンストラクション(構築しながら修正する)」のレイアウトを実現します。

製造

メンター・グラフィックスの迅速、正確、そしてコスト効率の高いマスク超解像とデータ準備フローは、65nm、45nm、32nm以下のプロセスで素早いマスク作成と高い製造性を実現します。

改善

ンター・グラフィックスのCalibreプラットフォームは、迅速、正確、そしてもっとも信頼される統合検証、抽出、DFMプラットフォームをライブラリセルとフルチップの両方の分野で提供しています。

安定化

メンター・グラフィックスの生産歩留まりソリューションは、診断ドリブンな歩留まり解析と高品質製造テストを結合して、歩留まり安定化を早めます。

製造ばらつきのリソース

Calibre xACT 3Dによる高度なメモリセル・キャラクタライゼーション

技術文献:メモリ設計者は、高速データ転送と低電力消費の仕様を満たすために、ビット密度を高めることを求められています。高密度化が進むほどインターコネクトとデバイス間の相互作用が増大するため、実際の設計余裕を考慮して設計しなければなりません。 技術文献を表示

Calibre YieldEnhancerのSmartFillテクノロジを使ったHead of the Class(アメリカの無料オンライン学習ツール)のU8500スマートフォン・プラットフォーム

技術文献:ST-Ericssonが次世代U8500チップの開発を開始したときから、設計と実装の課題に直面することに気づいていました。U8500開発は超過密スケジュールであっただけでなく、難しい設計パラメータを実現することが求められていました。 技術文献を表示[英語]