Tanner AMS IC設計フロー

設計環境に合わせてカスタマイズしやすく、手頃な価格のAMS IC統合設計フロー

Tanner AMS(アナログ/ミックスシグナル)IC設計フロー(旧HiPer Silicon AMS IC設計ライン)を導入すると、高度に統合された単一フルフロー内でAMS IC設計を完結できます。エンジニアは、トップダウン、ミックスシグナルシミュレーション、コシミュレーション、DFT(テスト容易化設計)対応の合成、配置配線、テープアウトに向けた「サインオフ直前」高速タイミング解析、といった機能すべてを高度に統合されたコスト効率の高い単一フローで実現できます。

  • OpenAccess、LEF/DEF、Liberty、SDF(標準遅延フォーマット)の各形式に対応
  • 動作モデル、ブロックレベルRTL、ゲートレベル、トランジスタレベルのブロック混在シミュレーション
  • SystemCやSystem Verilogによるデバッグと高度な検証
  • DFT対応の合成機能
  • Calibreと互換性のある階層DRC(デザインルールチェック)およびネットリスト抽出機能
  • 全角度対応のインタラクティブDRCとリアルタイムDRC
  • ファウンドリ支給のPDKをサポート
  • 英語/日本語/中国語のグラフィカルインタフェースに対応
製品情報リクエスト