TannerアナログIC設計フロー

柔軟性と使いやすさを両立した包括的な統合アナログIC設計フローによって、テープアウトまでの時間を短縮

TannerアナログIC設計フロー(旧HiPer Silicon製品ライン)は、シミュレーション、実装、物理レイアウト、検証、そしてファウンドリ認定のテープアウトに至るフロー全体の生産性を向上させる包括的な統合アナログIC設計フローです。

  • OpenAccessおよびiPDK(インターオペラブルプロセスデザインキット)をサポート
  • HSPICEおよび Verilog-A互換の高精度SPICEシミュレータ
  • シミュレーション結果を回路図面上に直接表示
  • SDL(スケマティックドリブンレイアウト)およびマニュアル配線支援機能付きの包括的な階層レイアウトエディタ
  • リアルタイムのインタラクティブDRC(デザインルールチェック)
  • Calibreと互換性のある階層DRCおよびネットリストを抽出
  • 寄生RCを高速2Dまたは超高精度3Dで抽出
製品情報リクエスト