Tanner L-Editと完全に統合したTanner EDA Place and Routeは、Analog-on-Topデザインのデジタル部分の物理インプリメンテーションに対処します。ますます多くのアナログ設計がデジタルに支えられるようになってきたことで、自動キャリブレーションやプログラム可能な範囲の拡大など、アナログ機能を強化するデジタルコンテンツが増えることになりました。
主なリソース
Tanner EDA Place and Routeの統合によって、コスト効率が良く、使いやすい、理想的なデジタル配置配線ソリューションが実現しました。
- タイミングドリブンの配置と配線
- フロアプランとパワープランの機能
- ローパワー設計メソドロジのサポート
- タイミングドリブンの配置と配線
- フロアプランとパワープランの機能
- ローパワー設計メソドロジのサポート
特長
直感的に素早く配置配線の操作を習得可能
物理レイアウトツールであるTanner L-Editは、Tanner Nitro-SoC Place & Routeと完全に統合しているため、アナログとデジタルを組み合わせたIoT設計に最適です。
設計データとテクノロジデータをインポートしてタイミングを定義
すっきりしたユーザインタフェースから、LEF、Liberty、PTFファイルといったテクノロジデータをインポートすることによって、例えばADC（アナログデジタル変換器）の制御ブロックを素早く配置配線します。また、使用するVerilogネットリストを指定し、クロックを指定するかSDCファイルを読み込むかしてタイミング要件を定義します。
フロアプランとパワープラン要件を定義
フロアプラン要件については、チップサイズやマージンを指定して定義することも、レイアウト内で、またはDEFフロアプランファイルの読み込みによって要件を定義することも可能です。パワー要件の設定については、パワー／グランドのリングやストライプパラメータを指定して定義することも、レイアウト内で、またはDEFフロアプランファイルの読み込みによって要件を定義することも可能です。設定できたら、配置配線を実行して結果をTanner L-Editで表示できます。