Tanner Verify DRCおよびLVS

アナログ/ミックスシグナル(AMS)IC設計のデザインルールチェック(DRC)とネットリスト抽出に対応した包括的で使いやすい高速ツール

Tanner Verifyは、AMS IC設計のデザインルールチェック(DRC)とネットリスト抽出を実行する包括的なソリューションです。64ビットのエンジンでDRCとネットリスト抽出をすることで、シンプルなデバッグを高速実行することができます。また、高度な階層アルゴリズム技術に基づいて、最適な設計性能を達成します。

  • DRCを1回実行するだけで複数のDRCコマンドファイルを連続して実行可能
  • 複数のセルを対象にバッチ形式でDRCとネットリスト抽出が可能
  • アンテナチェックなど電気的ルールチェック(ERC)を実行
  • LVS(Layout versus Schematic)検証用にレイアウトからSPICEネットリストを抽出
  • 高度なSPICEのファイルナビゲーション機能を使って、レイアウトと回路図をクロスプロービングしながら、LVSを実行
  • Tanner L-Edit ICレイアウトと統合されており、DRC/寄生抽出を簡単に実行。エラー箇所に的確にジャンプするので、手早く修正可能
  • WindowsとLinuxの両プラットフォームに対応、かつ、英語/日本語/中国語のグラフィカルインタフェースに対応

特長

直観的で使いやすいインタフェース

短時間で操作を習得できる統合検証環境のため、高い生産性を素早く実現します。

違反表示機能と編集機能の拡張

トップセルまたは違反したセルの表示、ルール違反上の距離の表示、修正済み違反をマークします。DRCを実行中に同時並行的に違反を修正できます。

主要なファウンドリのファイルタイプをネイティブにサポート

Calibreをはじめとする業界標準フォーマットのファウンドリファイルを変換や編集せずに実行できます。

製品情報リクエスト