News and Views 2005年

メンター・グラフィックスは、EDAのテクノロジ・リーダーとして様々な最先端技術 情報を定期的に発信しています。季刊誌として年に4回発行される広報誌News and Viewsは、日常の業務に実践的に役立つ導入事例や技術文献を中心に、様々な技術情報やトピックスを取り上げています。

Autumn

[FEATURE] Design to Silicon

フロー全体を通じてのDFM
現在、これまでの「ルールのみ」の検証では捉えることのできない新たな歩留まり阻害現象および領域が数多く存在しています。これらの領域としては、プロセス変動（描画性と電気的問題）、最小設計仕様の解析（ファウンドリが推奨するDFMルール）、テスト（フィーチャー・ベースの欠陥）があります。EDAツールはDFM（Design For Manufacturing）フローのあらゆる段階で歩留まりを改善するための新たな機能を提供しようとしています。しかしDFM条件が設計者にとって価値のあるものとなるには、あるデザインが特定のプロセスでどのように製造されるかについての詳細な情報が含まれていなくてはなりません。つまり、プロセス・ウィンドウを意識するということです。設計者から見たプロセス・ウィンドウには電気的な変動が含まれ、これはSPICEモデルでシミュレーションが行われます。リソグラフィ技術者にとって、プロセス・ウィンドウとは製造で使用されるリソグラフィ工程でのエネルギー蓄積と焦点の変動を意味します。プロセス・ウィンドウを考慮しないデザインは、製造プロセスにあまりにも大きく影響されてしまうことになります。結果としてプロセス・ウィンドウに敏感すぎるデザインは、製造時の「パターン精度」問題に直面してしまいます。これらの問題は、信頼性を損なう隠れた欠陥や、あるいは製造不能といった壊滅的な欠陥にまでつながる可能性があります。
記事をウェブ上で読む

[Succeess Story]

HDL Designer Seriesが開発効率の向上に貢献 ALCATEL（アルカテル）社
Alcatel社のハードウェア設計ツール担当Competency Manager、Thierry Pfirsch氏は、150億ドル企業の何百名ものハードウェア設計エンジニアに対して統一された設計手法を構築するという大きなタスクを背負っています。統一された設計手法を定義する上での重要な手順は、ソフトウェア・ツールを可能な限り標準化し、統合するということです。しかしながら、ソフトウェア・ツールの標準化はプロセスの第一段階にすぎません。設計手法の定義にあたっては、設計プロセスの各側面においてどのツールを適用していくかを決定し、そしてそれらのツール間に適切なリンクを構築するという作業が必要です。 世界中のAlcatelにおいてHDL Designer Seriesがどのように設計者の生産性を向上させ、プロジェクト・コストの削減に貢献しているかをThierry Pfirsch氏にお聞きしました。
記事をウェブ上で読む

Summer

[FEATURE] Functional Verification

システム設計の次なる波
検証に費やされる時間は、今や設計に費やされる時間を超え、開発期間全体の70%をも占めるようになっています。一方でエンジニアリング・サンプルを繰り返すことの代償はますます高くなるばかりです。 最も重要な問題は、現在の検証手法では、チップの複雑化が進む速度に対応するだけの、十分な検証の有効性と検証効率が得られないことであり、特に90ナノメータ以下の設計ではより深刻な問題となります。今回は、メンター･グラフィックスのDesign Verification and Test Divisionのvice presidentであるRobert Humが検証の新しいトレンドについて語ります。
記事をウェブ上で読む

[NEW PRODUCTS] Functional Verification

ベリフィケーション・プラットフォームQuesta
メンター・グラフィックスは、新しい検証製品プラットフォームのQuestaを発表しました。Questaは、テストベンチ自動生成、カバレッジ・ドリブン検証（CDV）、アサーション・ベース検証（ABV）、トランザクション・レベル・モデリング（TLM）をサポートする業界唯一の検証プラットフォームで、どのような検証フローに対しても製品の品質を向上し、検証の生産性および予測性を改善します。
記事をウェブ上で読む

Spring

[FEATURE] Electronics System Level

実用的な観点からみたESL
ハードウェア／ソフトウェア設計の包括的なソリューションとして数年前に登場したESL（Electronics System Level）は現在、当初とは異なる形で新たな期待を集めています。いくつかのカテゴリに分かれて、より複雑な設計に対応するESLについて実用的な観点から解説します。
記事をウェブ上で読む

[Success Story]

XtremePCB の使用で驚異的な設計時間削減が可能に Radstone Technology
Radstone Technologyはメンターの新しい同時設計ツール、XtremePCBの使用によりタイム・トゥ・マーケットの大幅な改善を達成しました。今回のサクセス・ストーリーは、同社のマネージャであるIan McCormick氏、そしてベテランPCB設計者のJim Rose氏とRob Savage氏のお話を中心に、その驚くべき時間削減の実体に迫ります。

Winter

[FEATURE] SoC Design

新しいSoCプラットフォームとしてのFPGA
新しいSoCプラットフォームとして期待されるFPGAの設計には、従来のASIC設計とは異なる設計フローやEDAツールが必要となります。今回は、 FPGAとASIC設計の相違を述べながら、新しい設計手法について解説します。
記事をウェブ上で読む

[ Success Story]

Seamless、 SystemCを用いたビデオコーデックアーキテクチャ検討環境 三菱電機株式会社
三菱電機株式会社ではSeamlessの採用により、要求性能のコスト削減とシミュレーションの高速化を実現しました。その過程をMPEG-4デコーダを例に、同社情報技術総合研究所の峯岸孝行様にご紹介いただきます。
記事をウェブ上で読む