変化する歩留まり低下原因

　ナノメータ時代の特徴であるジオメトリの微細化と製造プロセスの複雑化により、シリコン・ウエハにおいて許容できる歩留まりを確保することはますます達成しづらいものになってきています。デザインした通りに製造することが可能で、歩留まりが短期間に安定する0.35μmや0.25μmプロセス・ノードでの製造とは異なり、ナノメータ・ノードでの歩留まりは急激に低下し、プロセスの安定はより難しい課題となっています。

その理由は、フィーチャー・サイズが小さくなると、欠陥の主要な原因も変化するからです。これまでのプロセスでは、主にランダム欠陥が歩留まり向上の妨げとなっていました。最良のクリーン・ルーム環境においても、パーティクルがどうしてもチップやマスクに付着することで、ショートやオープンを引き起こしてしまいます。一方ナノメータ・プロセスでは、歩留まり低下の主な要因はパターンに依存しています。これらの欠陥は、シリコン製造の基本的要素である光の波長よりもフィーチャーのサイズが小さくなったことによります。パターン依存の歩留まり問題へのシフトは、設計側と製造側のフローに対する取り組みの変更を余儀なくしています。

設計段階から求められる対応

　これまで、デザインのハンドオフ後にプリンタビリティ（結像可能性）を確保するのはファウンドリの責任でした。しかし、像の正確性を確保するためにマスクを微調整するだけではもはや不十分です。90nm以下のプロセス・テクノロジでは、設計フロー全体が歩留まりを悪くする要因の影響を受けやすくなります。その結果、歩留まりの問題はファウンドリやリソグラフィだけの問題ではなく、設計の問題にもなってきたのです。設計者、ファウンドリ、EDAツールメーカーが、設計フローの改善とナノメータ領域での各種効果を管理し、解析するソリューションを実現するDFM（Design for Manufacturing）に力を入れているのはそのためです。

DFMに訪れた3つの波

　DFMは新しい概念ではありません。最初の波はDRC（Design Rule Check）でした。これはレイアウト仕様が製造条件を満足しているかを単純なYes/NoあるいはPass/Failルールで判定するものです。 Pass/Failによる判定は現在も有効な検証手法ですが、ルールのみの検証ではとらえることの難しい新たな現象や相互依存性が数多く存在します。

第二の波は180nmノードで訪れました。ここでは製造のプリンタビリティを確保するために、光プロセス補正（OPC）、位相シフトマスク（PSM）、その他の解像度向上技術（RET）等をテープアウト後のデザイン修正に適用します。これにより、レイアウトは設計者が認識できないようなものが出来上がることになりましたが、結果として製造されるICは設計者の意図に合ったものでした。

そして現在、業界は第三の波に見舞われています。それは現在のDFMに対する見方、すなわちあるフィーチャーが製造可能だからといってそれが歩留まりにネガティブな影響を与えないとはいえない、という考え方を具現化したものです。この傾向は、単純なYes/No判定を使った設計から製造へのハンドオフから、優先度、ランクづけ、トレードオフによる解析といった、判定の難しい「グレー領域」への移行により特徴づけられます。これにより、歩留まり向上を目的として設計を改良するための全く新しい種類のDFMツールが登場し、ユーザーは歩留まりの問題を抱えたレイアウトのどこを修正できるか、ということを確認することが可能になりました。

LFDの利点と目標

　しかしDFMに適切な条件が設計者にとって価値のあるものとなるには、あるデザインが特定のプロセスでどのように製造されるかについての詳細な情報が含まれていなくてはなりません。これには、設計フローのあらゆる段階でプロセス・ウィンドウに対する認識を反映できるツールが必要です。このような機能があれば、設計フローのあらゆるステージ、そしてフローに関係するすべての設計チームがプロセスおよび歩留まりについての認識を持つことができます。

この機能が、LFD（Litho-Friendly Design）として知られる、先端DFM技術の主要な利点です。LFDはプロセス・ウィンドウの効果を情報として確認できるので、設計者は製造結果と歩留まりをより考慮してレイアウトを改善させることができます。LFDにおいては、プロセス・ウィンドウの変動による影響をできるだけ受けにくい、より確実性の高いデザインを作成することを目指しています。（図1）

LFDを実現する手法

　LFDは、RET設定、プロセスモデル、そして確認すべきルールを含む「プロセス・キット」情報に基づいて行われます。このキットを使って設計者はシミュレーションを行い、特定のリソグラフィック・プロセス・ウィンドウにおいてレイアウトがどのように描画されるかを検証できます。シミュレーション結果には、修正によって歩留まりの改善が最も見込める部分はどこかということについてのアドバイスを含むことも可能です。設計者はこれらの情報に基づいて、現行の設計環境で必要な修正をレイアウトに対して行います。従来、歩留まりコントロールのほとんどは製造側で行われていましたが、LFD手法によって歩留まりコントロールの役割の多くは設計者側が果たすことになります。

一見すると、LFDフローは設計者にとってたいへん大きな負担のように思われます。チップ設計者でリソグラフィに関する知識や経験を持つ人はほとんどいないからです。このため、LFDデータは設計者の行うレイアウトや設計フローに簡単に統合可能な形式で提供されなければなりません。LFDツールが設計繰り返し工程の一つのような形で設計フローにプラグインして利用でき、最初にレイアウトを作成したのと同じレイアウト・エディタを使って編集が行えれば設計者にとって理想的です。OPCを含んだファウンドリで行うパターン転写プロセスに関する詳細な情報を理解するのは、技術者ではなくプロセス・キットが行います。シミュレーション情報は現在のDRCルールとよく似た形で設計者に提示されます。「DRCクリーン」なデザインを完成するという目標は、「DRCおよびLFDクリーン」なデザインを完成するという目標に変わっていくのです。（図2）

LFDのもたらすもの

　LFDモードでの作業に設計者が慣れるにつれ、どのような設計要素が製造プロセスに好影響をもたらすかを理解していくでしょう。そして次第に、ユーザーはトラブルを回避するモードで設計、つまり製造プロセスを意識した設計を自然に行えるようになります。そしてファウンドリ側では、歩留まり管理担当者は OPCを最小限にとどめることができ、マスクの製造もしやすくなります。

プロセスの変動をとらえてレイアウトの確実性を高めることは、DFMにおける大きな新しいステップです。今日開発されている様々な技術により、新しいプロセス・ノードでの歩留まりを悪くする要因の影響を管理するための基盤が形成されつつあります。

Jean-Marie Brunet
LFD Market Development Manager
Design-to-Silicon Division
Mentor Graphics Corporation