アナログ・ミックスシグナル製品（Analog Mixed-Signal、以下AMS製品）の論文は、2002年頃から急増し、これはEldo、ADVance MS（以下ADMS）といったAMS製品が北米および日本でマーケットシェアを伸ばし始めた時期と同期しています。元来の欧州使用実績と併せ、現在ではワールドワイドで数多くの事例を発表いただいております。今年度は、開催期間３日間で１０社による発表が行われ、各セッションでの質疑応答のみならず、発表者の会食等でも非常に有意義な意見交換がなされました。

AMS製品に関して

　トリッキーなことはせずに、純粋に実績のあるツールをシングルカーネルでインテグレーションしており、いかなる階層にも自由にスパイス、RFパートからデジタル・アナログ言語を配置可能です。結果的に、どんなに回路規模が増加してもTOPレベルの検証を必ず可能にすることが開発の指針となります。従って各々の製品もバージョン毎に新機能を追加し成長を続けており、更に異なるエンジンのADMSへの融合に関して、実際の設計で使用された多くのお客様からのフィードバックを取り入れています。ADMSに関しては現在世界中で１８０社を超えるお客様に使用されており、ブロックレベルではADMSのアナログカーネルのEldo、TOPレベルでは更に各種言語、Fast SPICEを併用したADMSでの検証が行われ、TOP-BOTTOM間で整合性の取れた検証が行われています。

ワールドワイドのAMS検証トレンド

　今回のUSER2USERでのトピックスをいくつか挙げてみましょう。 VHDL-AMS、Verilog-AMS等アナログビヘビアモデルを使用したトップダウン検証のアプローチは、依然として多くのお客様に紹介されています。背景やベネフィットは、回路の系を設計早期に安定させ、トップレベルでの潜在的な仕様ミス、接続ミスを洗い出し、テストベンチを含めたトップレベルの情報を下位階層にいち早く反映させることです。アナログビヘビアモデルのスパイスとの等価検証に関しては様々な意見がありましたが、そのブロックの持つアナログ電気的特性の一致性に関して要求が高ければ高いほど、モデルの検証には時間がかかるのが一般的であり、その場合は使用実績のあるモデルをTOPレベル検証に適用する事がTATに影響を与えない現実的な手法となります。しかし、検証の目的に応じて、必要最小限の部分のアナログ特性を記述したファンクションモデルと、クリティカルな部分をSPICEにして残りのパートにデジタルモデルを使用したチェッカーボード検証を使用することでモデルの検証リソースの負担は軽減可能です。今後、異なる周波数ドメインが存在するデザインで、またその周波数が大きくかけ離れる程、ビヘビアモデルを有効に活用したチェッカーボード検証が大きく貢献すると思われます。ビヘビアモデルの作成に関しても、アナログ電気的特性の反映が多ければ多いほどオートメーションは難しく、各ユーザー様がマニュアルでコーディングしているケースがほとんどです。ただ今回の発表にもありましたFIRフィルターなど数式化しやすいトポロジに関しては、パラメータ化したVHDL-AMS、Verilog-AMSモデルを自動発生させることは、さほど難しいことではありません。今回のユーザー会ではアナログ言語としてVHDL-AMSを使用されているお客様が多く、これは欧米での潜在的なVHDLの浸透性の高さを反映しています。ビヘビアモデルを使用する目的としては、上記のトップダウンのアプローチのみならず、多電源ICの立ち上げシーケンスの検証に代表されるようなファンクションチェック、またボトムアップからの最終検証でのスピードアップの目的も多く、今回は数社から同様の事例紹介がありました。回路規模の増加に伴い、検証スタイルが徐々に変化しており、あるお客様の事例で、45nmプロセスのデジアナ混在SoCでは、1プロジェクトで6000本以上のシミュレーションを流す必要があり、ビヘビアモデルとADMSとADVance VCB今年新たにリリースされる製品を使用したチェッカーボード検証は、トップダウン、ボトムアップのフローを通じて必須のスタイルになっているとの発表もありました。

チェッカーボード検証

　メンター・グラフィックスが推奨しているトップレベル検証のテクニックとして、チェッカーボード検証が挙げられます。これは文字通りチェカーフラッグの様にクリティカルなブロックをSPICEとして取り扱い、その他の部分は抽象度を変えた言語を使用して、ミックスシグナル・シミュレータの、特にスパイス部分のカーネルの負荷を軽減して、高速にトップレベルのシミュレーションを実行する手法です。パフォーマンスに関しては、置き換えるブロックの動作周波数、削減するトランジスタ数、回路トポロジ等様々な原因に依存しますが、従来のSPICE+Verilog/ VHDLの手法と比較し、100倍以上高速化を図れた例は多くの実デザインで確認出来ています。特に回路仕様が頻繁に変更されますが、設計TATに制約があるデザインでは、マスクアウト前の最終検証で真価を発揮します。この手法で重要なのは、いかに効率的にビヘビアモデルを使用するかということと、またそれらを取り込んだ複数のトップレベル・ネットリストの管理、運用面の向上です。効率的に複数のジョブを同時に実行することで、効果は劇的に向上します。

検証環境の動向

　SystemCやDPIなどの機能は、早くからModelSimの機能として提供されていた背景を反映し、SystemCとVHDLによる検証環境の構築、SystemVerilogの1つの機能であるDPIを使ったCモデルのテストベンチへの取り込みなど、非常に興味深いものがありました。さらに0- Inでは東芝アメリカに代表されるように、検証のホットスポットと呼ばれる部分に関するフォーマル検証の適用事例、メンター・グラフィックスの0-In事業部による東芝アメリカ独自のオンチップバス用フォーマライズ・インタフェースの開発事例、ストレッチ社のようなクロックドメイン間におけるデータの非同期転送に関する検証事例が報告されていました。特にストレッチ社のレポートにはシンクロナイザーの構造解析検証、転送プロトコルに関するフォーマル検証、そしてメタスタビリティ効果インジェクタを使用したトータルの検証方法について、単なる事例にとどまらず、「メソドロジ」と呼ばれるレベルにまで引き上げて説明していたのが印象的でした。 Questaについては、AVM（Advanced Verification Methodology）の情報がいち早く公開され、トランザクションレベルによる検証インフラストラクチャの構成例やSystemVerilogを用いた簡単なテストベンチ例などを中心に、メンター・グラフィックスの検証テクノロジストなどによって解説され、多くの方の興味を誘っていました。また UCDBを中心とするQuestaと0-In製品の統合計画も興味深い内容でした。 ModelSimやQuestaという同じツールでも、ユーザーによって、いかに効果的で且つ異なる使われ方をしているかということには驚かされます。この事実は、それだけ検証の問題が複雑化し、ユーザーのニーズが多様化しているということに他なりません。また0-In製品のもたらす検証の生産性向上における即効性にも、目を見張るものがありました。

参加のメリットと国内開催の必要性

　USER2USERのような場において、常に「発表者のメリットは？」という疑問が生じます。発表者にとっては手の内を明かすことになるわけですから、もちろんそれらの多様なセッションを受講し、数多くの知識を得るユーザーのメリットは明らかです。しかし発表者もまた、そのようなユーザーの1人であることも確かです。発表者は、自らの経験や成功事例を発表し他のユーザーと共有することで、将来、より多くの知識財産として自らが享受できることを知っているのだと考えられます。もちろんユーザーの立場によっては、発表することができないケースもあります。しかしユーザー会が存在していることの本質は、そのような成功体験の共有により、同じツールを使うユーザー同士がお互いに学びあうところに存在しているのです。特にベリフィケーションのように、アサーションベース検証、カバレッジドリブン検証、ランダムテスト、フォーマルモデルチェックなど、新しい検証テクノロジが標準言語として採用され始めている今、USER2USERのようなユーザー会が果たす役割は、一層重要なものになると思われます。近いところでは EDA Tech Forumなどのような場面でもユーザー事例が発表されますが、是非とも足を運んでこのようなユーザー会に参加されることをお奨めしたいと思います。このようなユーザー会で自ら発表し、ユーザーのコミュニティに積極的に参加することで、自分一人では手にすることのできない、より多くの成功体験をお互いに共有していただくことも可能となります。このような機会を国内においても提供するためには、まずはメンター・グラフィックス・ジャパンが中心となってコミュニティ作りを積極的に支援していく必要があることを痛感しています。

Comments---日本から参加したゲストのご意見

　　今回初めてU2Uに参加しましたが、日本国内では聞くことができない海外の情報を得られたことは、大変有益だったと思います。海外のメーカーでのRF の事例のみならず、デジアナ混在のボトムアップのシミュレーションから一歩抜け出し、アナログ言語を加えたトップダウン、チェッカーボードのアプローチ等の事例紹介に対して共感を得ることが出来ました。また、U2Uは主体がユーザー側であったことが特に印象的でした。懇親会などでは海外のユーザーの方々と直接会話でき、そこでの情報交換も今回の参加の収穫だったと思います。今回はAMSのセッションを中心に聴講しましたが、実はPCB設計のセッションにも興味を持っていました。トラックが同時に進行していたため今回はそちらのセッションには参加できませんでしたが、数人で参加し、それぞれが分散して聞ける機会があれば是非検討させていただきたいと思います。又、同じようなコンファレンスが国内で開催されることがあれば、普段聞くことができない海外の事例発表を期待しています。

小グループ・多テーマの発表形式であったため、技術まで踏み込んだ発表内容のセッションに関しては、実務に活かせる点で有益であったと思います。今回は検証系のトラックを主に聴講しましたが、実際のツール適用事例や、検証の加速事例など、実際の技術内容を紹介しているセッションに関しては興味をもてました。日本で同様のカンファレンスが開催された場合、情報開示の面で困難な点があることや、ユーザーとして発表する側のモチベーションなどの課題は残っていると思います。しかし、例えば上級者向けに限定されたセッションなどであれば、期待したいと思います。